



Université de Aïn Témouchent – BELHADJ Bouchaib
Faculté des Sciences et de la Technologie

Département d'Electronique et des Télécommunications

Polycopié pédagogique

ELEMENTS DE PHYSIQUE

DES COMPOSANTS ELECTRONIQUES

Cours destiné aux étudiants de la

2^{ème} année Licence

Spécialité : Electronique

« Unité d'Enseignement de Découverte – UED 2.2 »
- Semestre 04 -

Réalisé par :

Dr. ABDEL-DJAWAD ZEBENTOUT

MAITRE DE CONFERENCES EN ELECTRONIQUE

MAIL : abdeldjawad.zebentout@univ-temouchent.edu.dz

Année Universitaire 2024 / 2025



Avant-propos

Conformément aux programmes des enseignements nationaux de la 2^{ème} année Licence académique du système LMD du domaine des "Sciences & Technologies" de la Filière "Electronique", établis dans le canevas de la spécialité "Electronique" après harmonisation ; La matière "Eléments de physique des composants électroniques" est une Unité d'Enseignement de Découverte (UED 2.2) enseignée durant le 4^{ème} semestre.

Elle a un volume horaire hebdomadaire d'une heure trente minutes (VHH = 1h30), un crédit et un coefficient égal à 01. L'étudiant est sanctionné par un examen final à la fin du semestre (voir Annexe I).

L'objectif principal de cette unité d'enseignement est de faire découvrir à l'étudiant l'importance des semiconducteurs dans le domaine de l'électronique et surtout de lui faire acquérir les notions de base permettant de comprendre l'essentiel de la physique des semi-conducteurs et le fonctionnement des composants à base de ces matériaux comme la diode, le transistor bipolaire ou le transistor à effet de champ (voir Annexe II).

Ainsi, ce polycopié de cours a été réalisé dans cette perspective. Il est une synthèse de documents références portant sur la physique et les dispositifs à semiconducteurs, il se veut clair et explicite sans donner de détails ni d'exercices.

Il faut noter qu'il existe beaucoup de documents et de sites internet qui traitent du sujet des semiconducteurs, l'étudiant pourra facilement se documenter et approfondir ses connaissances.

Cette matière est composée de quatre chapitres :

Chap. 01 : Notions de physique des semiconducteurs

Chap. 02 : La jonction PN

Chap. 03 : Le transistor bipolaire

Chap. 04 : Les transistors à effet de champ

Table des matières

Avant-propos	i
Table des matières	ii
Liste des abréviations	v
Liste des figures.....	vii
Liste des tableaux	x
Liste des annexes	xi

Chapitre I

Notions de physique des semi-conducteurs

I.1. Introduction	3
I.2. Résistivité et conductivité des semiconducteurs	3
I.3. Les matériaux semiconducteurs	4
I.4. Arrangement des atomes dans les semiconducteurs.....	6
I.4.1. Semiconducteurs de la colonne IV	6
I.4.2. Semiconducteurs composés III-V et II-VI	8
I.5. Notion de bandes d'énergie	9
I.6. Semiconducteur intrinsèque	13
I.7. Semiconducteur extrinsèque.....	14
I.7.1. Semiconducteur de type N	14
I.7.2. Semiconducteur de type P	15
I.8. Niveau de Fermi dans un semiconducteur.....	15
I.9. Conduction électrique.....	17
I.9.1. Déplacement des porteurs	17
I.9.2. Vitesse d'entraînement V_d et mobilité	19
I.9.3. Densité de courant de conduction J_c	20
I.9.4. Densité de courant de diffusion J_D	22
I.10. Relation d'Einstein	23

Chapitre II

La jonction PN

II.1. Introduction.....	26
II.2. Jonction PN à l'équilibre	26
II.2.1. Rappel des charges en présence	26
II.2.2. Mouvement des charges au contact.....	27
II.2.3. Diagramme d'énergie et barrière de potentiel.....	29
II.2.4. Capacité de la jonction	31

II.3.	Jonction PN polarisée en directe.....	32
II.4.	Jonction PN polarisée en inverse	34
II.4.1.	Courant inverse	35
II.4.2.	Claquage de la jonction	36
II.5.	Exemples d'utilisation de la diode.....	37
II.5.1.	Diode redresseuse.....	37
II.5.2.	Diode tunnel	37
II.5.3.	Diode Zener.....	37
II.5.4.	Diode à capacité variable	38
II.5.5.	Diode Schottky.....	38

Chapitre III

Le transistor bipolaire

III.1.	Introduction.....	42
III.2.	Réalisation technologique.....	43
III.3.	Principe de fonctionnement et effet transistor	43
III.4.	Montages fondamentaux.....	48
III.4.1.	Montage Emetteur commun	48
III.4.2.	Montage Base commune	49
III.4.3.	Montage Collecteur commun	49
III.4.4.	Résumé des montages fondamentaux du transistor bipolaire.....	50
III.5.	Caractéristiques du transistor bipolaire.....	51
III.5.1.	Zone linéaire	51
III.5.2.	Zone de saturation	52
III.5.3.	Zone bloquée	52
III.5.4.	Zone d'avalanche.....	52
III.5.5.	Zone de puissance acceptable.....	52
III.6.	Régimes de fonctionnement du transistor bipolaire.....	53
III.6.1.	Régime normal direct	54
III.6.2.	Régime normal inversé.....	54
III.6.3.	Régime saturé direct	55
III.6.4.	Régime saturé inversé.....	55
III.6.5.	Régime bloqué.....	55
III.6.6.	Récapitulatif sur les caractéristiques statiques	56
III.7.	Exemples d'utilisation du transistor bipolaire	57
III.7.1.	Régime d'amplification	57
III.7.2.	Régime de commutation.....	59

Chapitre IV

Les transistors à effet de champ

IV.1.	Introduction.....	64
IV.2.	Les différentes familles de TEC	64
IV.3.	Le TEC à Jonction (JFET)	65
IV.3.1.	Structure et principe de fonctionnement	65
IV.3.2.	Technologie de réalisation	65
IV.3.3.	Caractéristiques du JFET	66
IV.3.4.	Exemples d'utilisation du JFET	69
IV.3.4.a.	Interrupteur analogique.....	69
IV.3.4.b.	Résistance commandée par une tension.....	71
IV.4.	Le MOSFET (Métal Oxyde Semiconducteur).....	72
IV.4.1.	Structure et description.....	72
IV.4.1.a.	MOSFET à enrichissement.....	72
IV.4.1.b.	MOSFET à désertion (appauvrissement).....	73
IV.4.2.	Différents régimes de fonctionnement	74
IV.4.3.	Exemples d'utilisation du MOSFET	75
IV.4.3.a.	Inverseur logique CMOS	75
IV.4.3.b.	RAM statique et dynamique	76
IV.5.	Le MOS à grille flottante (FGMOS).....	79
IV.5.1.	Structure et principe de fonctionnement.....	79
IV.5.2.	Exemple d'application (Mémoires EPROM)	80
	Bibliographie	84
	Annexes	86

Liste des abréviations

ε_0 : Permittivité du vide

ε_r : Constante diélectrique (permittivité relative)

A : Constante spécifique du matériau

BC : Bande de Conduction

BI : Bande Interdite

BL : Bit Line

BV : Bande de Valence

CFC : Cubiques Faces Centrées

CMOS : Complementary Metal Oxide Semiconductor

ddp : Différence de potentiel

DRAM : Dynamic Random Access Memory

e^- : Electron

E_A :Energie de niveau accepteur

E_C : Energie cinétique

EEPROM : Electrically Erasable Programmable Read-Only Memory

E_F : Energie de Fermi

E_g : Energie du gap [eV]

E_i : Energie intrinsèque

EPROM : Erasable Programmable Read-Only Memory

FET : Field Effect Transistor

FGMOS : Floating Gate MOSFET

JFET : Junction Field Effect Transistor

k : Constante de Boltzmann

K : kelvin

LED : Light-Emitting Diode (Diode électroluminescente)

m^* : Masse effective [g]

MOSFET : Metal Oxide Semiconductor Field Effect Transistor

n : Charges négatives mobiles

N_A^- : Concentration des accepteurs ionisés ; Charges négatives fixes

N_C : Densité d'état dans la BC

N_D : Concentration des donneurs

N_D^+ : Concentration des donneurs ionisés ; Charges positives fixes

n_i : Concentration intrinsèque [cm^{-3}]

N_V : Densité d'état dans la BV

p : Charges positives mobiles

P_{max} : Puissance maximale dissipée

RAM : Random Access Memory

ROM : Read-Only Memory

SRAM : Static Random Access Memory

T : Température

TEC : Transistors à Effet de Champ

V_{th} : Vitesse moyenne d'agitation thermique [cm/s], : Vitesse thermique [cm/s]

WL : Word Line

β : Gain en courant du transistor bipolaire en Emetteur Commun

ρ : Résistivité [Ω cm]

σ : Conductivité [$\Omega^{-1}cm^{-1}$]

τ : Temps moyen entre choc [s]

Liste des figures

Figure I.1 : Disposition des électrons dans l'atome de Silicium.	6
Figure I.2 : Liaison de l'atome de Si avec ses quatre voisins.....	7
Figure I.3 : Maille élémentaire du Silicium (Structure diamant).	7
Figure I.4 : Disposition des électrons dans l'atome de l'Arsenic et du Gallium et représentation des liaisons atomiques dans le GaAs.	8
Figure I.5 : Représentation des niveaux et bandes d'énergie dans un cristal.	9
Figure I.6 : Différence de bande d'énergie entre conducteur, isolant et semiconducteur. ..	10
Figure I.7 : Représentation des e^- de valence et de conduction dans les BV et BC.	11
Figure I.8 : Déplacement des électrons liés (L'électron n°2 prend la place laissée libre par le n°1, puis le n°3 celle du n°2, etc.).	11
Figure I.9 : Allure du diagramme des bandes d'énergie : (a) GaAs ; (b) Si.....	13
Figure I.10 : Probabilité d'occupation aux basses et hautes températures.	16
Figure I.11 : Position du niveau de Fermi dans un semiconducteur.....	17
Figure I.12 : Mouvement aléatoire (Brownien) d'un porteur.....	18
Figure I.13 : Mouvement d'entraînement (même sens) dû au champ électrique.	19
Figure I.14 : Trajectoire de l'électron après choc.....	19
Figure I.15 : Direction des charges sous l'effet du champ électrique.	21
Figure I.16 : Répartition des charges dans un barreau semiconducteur.	22
Figure II.1 : Structure et symbole d'une diode (jonction PN).....	26
Figure II.2 : Charges en présence dans un semiconducteur de type P et N.....	27
Figure II.3 : Répartition des charges au plan de jonction à l'équilibre.	27
Figure II.4 : Diagramme (profil) de charge d'espace pour une jonction abrupte.....	28
Figure II.5 : Diagramme énergétique d'une jonction PN à l'équilibre.....	29
Figure II.6 : Jonction PN à l'équilibre thermodynamique.	30
Figure II.7 : Polarisation en directe de la jonction PN.	32
Figure II.8 : Diagramme énergétique sous polarisation en directe de la jonction PN.....	33
Figure II.9 : Caractéristique d'une jonction PN en directe et en inverse.....	33
Figure II.10 : Polarisation en inverse de la jonction PN.....	34
Figure II.11 : Diagramme énergétique sous polarisation inverse de la jonction PN.	35

Figure III.1 : Représentation des transistors NPN et PNP.....	42
Figure III.2 : Symboles du transistor bipolaire.....	42
Figure III.3 : Structure du transistor bipolaire.....	43
Figure III.4 : Répartition des charges au plan de jonction E-B et B-C.....	44
Figure III.5 : Polarisation en direct de la jonction E-B.	44
Figure III.6 : Polarisation en inverse de la jonction C-B.....	45
Figure III.7 : Polarisation du transistor bipolaire (V_{EB} et V_{CB}).	45
Figure III.8 : Diagramme de bande à l'équilibre thermique (a) et sous polarisation (b) d'un transistor bipolaire.	46
Figure III.9 : Tensions et sens des courants des transistors NPN et PNP.....	47
Figure III.10 : Représentation du transistor bipolaire en quadripôle.....	48
Figure III.11 : Montage du transistor bipolaire en Emetteur commun.....	48
Figure III.12 : Montage du transistor bipolaire en Base commune.	49
Figure III.13 : Montage du transistor bipolaire en collecteur commun.....	49
Figure III.14 : Domaine d'utilisation du transistor (zones de fonctionnement).	51
Figure III.15 : Injection des électrons en régime normal direct (a) et normal inversé (b). .	55
Figure III.16 : Régimes de fonctionnement du transistor bipolaire.....	56
Figure III.17 : Caractéristiques I_C/V_{CE} pour le régime normal direct et normal inversé.....	57
Figure III.18 : Montage d'amplification à base transistor bipolaire.....	58
Figure III.19 : Schéma équivalent du montage en régime de petits signaux.....	58
Figure III.20 : Polarisation du transistor bipolaire par une résistance de base unique.	60
Figure IV.1 : Symboles du transistor à effet de champ (TEC).....	65
Figure IV.2 : Structure et branchement transistor à effet de champ (TEC).....	66
Figure IV.3 : Montage du JFET.	66
Figure IV.4 : Caractéristiques $I(V)$ typique du JFET et zones de fonctionnement.	68
Figure IV.5 : Interrupteur analogique à JFET de type shunt avec son circuit équivalent. ..	69
Figure IV.6 : Interrupteur analogique à JFET de type série avec son circuit équivalent. ...	70
Figure IV.7 : Interrupteur analogique à JFET de type hacheur.	70
Figure IV.8 : Montage en résistance commandée du transistor JFET.....	71
Figure IV.9 : Structure et symboles du MOSFET à enrichissement.	72
Figure IV.10 : Structure et symboles du MOSFET à appauvrissement.	73
Figure IV.11 : Caractéristiques du transistor MOS à enrichissement et appauvrissement..	74

Figure IV.12 : Schéma d'un inverseur CMOS.	75
Figure IV.13 : Cellule de mémoire SRAM CMOS.	76
Figure IV.14 : Cellule de mémoire dynamique DRAM à transistor unique.	77
Figure IV.15 : Schéma de principe d'une RAM dynamique de 64 bits.	78
Figure IV.16 : Coupe transversale du transistor MOS à grille flottante (a) et symbole (b).79	
Figure IV.17 : MOSFET à grille flottante lors de la programmation.....	81
Figure IV.18 : FGMOSFET non programmé (1 logique) et programmé (0 logique).	82

Liste des tableaux

Tableau I.1 : Résistivités des matériaux solides à température ambiante.	3
Tableau I.2 : Principaux éléments utilisés dans les semi-conducteurs.	4
Tableau I.3 : Exemples de matériaux semiconducteurs.	5
Tableau I.4 : Mobilité de quelques éléments semiconducteurs.	20
Tableau II.1 : Récapitulatif du principe des différentes diodes.	39
Tableau III.1 : Différence entre les trois montages fondamentaux du transistor bipolaire.	50
Tableau III.2 : Polarisation des différents régimes de fonctionnement.	53

Liste des annexes

Annexe I : Programme des enseignements selon l'arrêté 346 du 08/03/2022.....	87
Annexe II : Contenu détaillé de la matière selon le canevas de la Licence d'Electronique (2018/2019)	88
Annexe III : Relation entre le courant de conduction J_c et la loi d'Ohm	90
Annexe IV : Démonstration de la relation d'Einstein	91
Annexe V : Expression du champ électrique (interne) dans la ZCE	92
Annexe VI : Claquage de la jonction PN	93

CHAPITRE I

Notions de Physique des Semi-conducteurs

Chapitre I

Notions de physique des semi-conducteurs

Objectifs : (4 Semaines)

- Différence entre conducteur, isolant et semi-conducteur par rapport à la conductivité (résistivité) et aux bandes d'énergies
- Les matériaux semi-conducteurs
- Structure cristalline des semi-conducteurs
- Semi-conducteur intrinsèque, conduction d'un semi-conducteur intrinsèque, notion de trou, génération-recombinaison, concentration intrinsèque
- Semi-conducteur extrinsèque, semi-conducteur de type N, semi-conducteur de type P
- Position des niveaux E_d et E_a , notion de gap direct, gap indirect et niveau de Fermi
- Phénomènes de conduction et de diffusion dans les semi-conducteurs, conduction par électron ou par trou, mobilité des porteurs de charge, courant de conduction, conductivité, résistivité, courant de diffusion, relation d'Einstein.

I.1. Introduction

Les semi-conducteurs sont à la base de tous les composants électroniques et optoélectroniques. On les trouve dans pratiquement tous les domaines, les dispositifs informatiques et de télécommunications, dans les téléviseurs, dans les moyens de transports et les appareils électroménagers, etc.

Dans ce chapitre, nous allons définir et donner les notions de base de la physique des semiconducteurs en prenant comme exemple le silicium (Si), le matériau le plus utilisé dans le domaine de la microélectronique.

I.2. Résistivité et conductivité des semiconducteurs

L'étude des corps purs cristallisés montre que les cristaux se divisent en deux grandes familles au voisinage du zéro absolu (0 K c'est-à-dire à -273,15 °C) :

- Les métaux conducteurs de l'électricité, qui contiennent un grand nombre d'électrons libres,
- Et les isolants, où tous les électrons participent à des liaisons chimiques et sont donc fortement liés.

Entre les deux, existe les semiconducteurs, ce sont des corps solides dont la conductivité électrique (σ) se situe entre celle des métaux conducteurs tels que le cuivre, l'aluminium ou l'or et celle des isolants comme le verre, la céramique ou le plastique.

En d'autres termes, les semiconducteurs occupent sur l'échelle des résistivités (ρ) des matériaux solide une position moyenne entre les métaux et les isolants (voir tableau I.1).

Tableau I.1 : Résistivités des matériaux solides à température ambiante.

	Métaux	Semiconducteurs dopés	Isolants
Résistivité (ρ) [Ω cm]	10^{-6}	10^{-3} à 10^3	10^8

Dans les métaux, la conduction électrique ne s'opère que par un seul type de porteurs (électrons le plus souvent). La concentration en e^- libres est à peu près la même (10^{22} à 10^{23} cm^{-3}) quel que soit son état de pureté et quel que soit la température.

Ainsi, on a aucun pouvoir sur ce paramètre qui détermine la conductivité du matériau.

Par contre, dans les semiconducteurs, la conduction électrique peut s'opérer :

- Soit simultanément par e^- et trous libres (Matériau intrinsèque, non dopé)
- Soit par e^- libres (Matériau extrinsèque, type N)
- Soit par trous libres (Matériau extrinsèque, type P)

Dans ces deux derniers cas, les matériaux extrinsèques sont dopés c'est-à-dire dans lequel des impuretés ou défauts sont volontairement ou non introduit.

On peut moduler la concentration en e^- libres ou en trous libres typiquement entre 10^{13} à 10^{19} cm^{-3} en diffusant dans le matériau certaines impuretés en quantité contrôlée.

On a donc le pouvoir de faire varier la conductivité d'un semiconducteur.

I.3. Les matériaux semiconducteurs

Il existe une très grande variété de matériau semiconducteur, mais seulement quelques-uns d'entre eux présentent un intérêt industriel.

Sur le tableau I.2, on peut voir la partie du tableau de Mendeleïev où se situent les matériaux semiconducteurs (de la colonne II B à VI B).

Tableau I.2 : Principaux éléments utilisés dans les semi-conducteurs.

II B	III B	IV B	V B	VI B
	B Bore Z = 5	C Carbone Z = 6	N Azote Z = 7	O Oxygène Z = 8
	Al Aluminium Z = 13	Si Silicium Z = 14	P Phosphore Z = 15	S Soufre Z = 16
Zn Zinc Z = 30	Ga Gallium Z = 31	Ge Germanium Z = 32	As Arsenic Z = 33	Se Sélénium Z = 34
Cd Cadmium Z = 48	In Indium Z = 49	Sn Etain Z = 50	Sb Antimoine Z = 51	Te Tellure Z = 52
Hg Mercure Z = 80	Tl Thallium Z = 81	Pb Plomb Z = 82	Bi Bismuth Z = 83	Po Polonium Z = 84

On peut avoir un matériau semiconducteur :

- A base de Si ou de Ge, en assemblant les atomes identiques de la colonne IV ;
- On réalise des semiconducteurs composés III-V, comme le GaAs, en associant des éléments de la colonne III et des éléments de la colonne V (à raison de un atome de la colonne III pour un atome de la colonne V) ;
- On réalise des semiconducteurs composés II-VI, comme le CdTe, en associant toujours à égalité, des éléments de la colonne II avec des éléments de la colonne VI.

Sur le tableau I.3, on peut voir quelques exemples de matériau et composés semiconducteurs en fonction des éléments qui les constituent.

Tableau I.3 : Exemples de matériaux semiconducteurs.

Tableau de Mendeleïev	Type	Semiconducteurs	
		Symbole	Dénomination
Col. IV	Elémentaire	Si	Silicium
		Ge	Germanium
	Binaire	SiC	Carbure de Silicium
		SiGe	Silicium-Germanium
Col. III-V	Binaire	GaAs	Arséniure de Gallium
		GaP	Phosphure de Gallium
		GaN	Nitride de Gallium
GaSb		Antimoniure de Gallium	
InAs		Arséniure d'Indium	
InP		Phosphure d'Indium	
InSb		Antimoniure d'Indium	
	Ternaire	AlGaAs	Arséniure d'Aluminium-Gallium
		GaAsP	Phospho-Arséniure de Gallium
	Quaternaire	AlGaInP	Phosphure d'Aluminium-Gallium-Indium
		AlGaAsP	Arséniure-Phosphure d'Aluminium-Gallium
Col. II-VI	Binaire	CdS	Sulfure de Cadmium
		HgTe	Tellure de Mercure
CdTe		Tellure de Cadmium	
ZnTe		Tellure de Zinc	
ZnS		Sulfure de Zinc	
	Ternaire	CdHgTe	Tellure de Mercure-Cadmium
		HgZnTe	Tellure de Mercure-Zinc

Remarques :

- Parmi les semiconducteurs les plus utilisés, le Si est l'élément dont la technologie des circuits intégrés (fabrication des transistors) repose actuellement.
- Les semiconducteurs composés sont utiles dans les applications spéciales de circuits électroniques ainsi que dans des applications qui associent la lumière (Laser, LED, etc.).

Pour comprendre comment de tels matériaux peuvent être semiconducteurs, il faut savoir comment les atomes sont associés pour constituer un solide (cristal).

I.4. Arrangement des atomes dans les semiconducteurs**I.4.1. Semiconducteurs de la colonne IV**

Le silicium (Si) par exemple est l'élément de numéro atomique $Z = 14$, il possède alors 14 e^- disposés sur 3 couches (voir figure I.1) :

- Couche K complète à 2 e^-
- Couche L complète à 8 e^-
- Couche M incomplète à 4 e^-




Figure I.1 : Disposition des électrons dans l'atome de Silicium.

La propriété de posséder 4 e^- sur sa couche électronique externe range cet élément dans la 4^{ème} colonne.


Quand les atomes se regroupent pour former un solide, ils se placent dans un réseau appelé cristal. Les forces qui les maintiennent sont les liaisons.

Dans un cristal de Silicium chaque atome est entouré de 4 voisins (voir figure I.2) disposés dans l'espace en position tétraédrique.

Avec chacun de ses quatre voisins, chaque atome échange 4 liaisons de valence.


Il en résulte que les quatre e^- de la couche externe (e^- de valence) d'un atome sont tous engagés dans des liaisons de valence.

Figure I.2 : Liaison de l'atome de Si avec ses quatre voisins.



La liaison tétraédrique est illustrée sur la figure I.3 à l'aide de pointillés (en rouge).

Figure I.3 : Maille élémentaire du Silicium (Structure diamant).



La structure cristalline du Si est de type diamant constituée de 02 mailles Cubiques Faces Centrées (CFC), imbriquées suivant la diagonale du cube à la position $(\frac{1}{4}, \frac{1}{4}, \frac{1}{4})$.

Pour chaque diagonale du cube (04 diagonales), on introduit un atome.

On aura 04 atomes de plus dans la première maille.

Ainsi, la maille élémentaire du diamant sera constituée de 8 atomes.

Remarque : Lorsque le matériau est dans l'état que nous venons de décrire, il n'y a pas d' e^- libres ; le semi-conducteur est un matériau parfaitement isolant.

Cette situation correspond à un cristal parfait (pur), au zéro absolu dans l'obscurité.

La conductivité électrique des semiconducteurs est due à l'agitation thermique (température), à des impuretés (autres atomes) ou à différents types de défauts (structure).

I.4.2. Semiconducteurs composés III-V et II-VI

Pour le cas des composés III-V, on va prendre comme exemple le GaAs (Arséniure de Gallium) :

- L'Arsenic est l'élément de numéro atomique 33, ses 33 e^- sont répartis sur les couches K, L, M et N, il a 5 e^- sur la couche externe.
- Le Gallium est l'élément de numéro atomique 31, ses 31 e^- se répartissent comme indiqué sur la figure suivante avec 3 e^- sur la couche externe.




Figure I.4 : Disposition des électrons dans l'atome de l'Arsenic et du Gallium et représentation des liaisons atomiques dans le GaAs.

Dans le cristal de GaAs chaque As est entouré de 4 Ga et chaque Ga est entouré de 4 As (figure I.4). Il se produit alors un échange d' e^- : les atomes d'As donnent un e^- aux atomes de Ga de sorte que le cristal se construit avec des ions positifs d' As^+ et des ions négatifs de Ga^- qui ont tous les deux 4 e^- périphériques.

Ces 4 e^- vont s'engager dans 4 liaisons de valence avec les 4 voisins de l'ions considéré (As^+ ou Ga^-). Le réseau cristallin du GaAs est celui de la Blende qui peut être considéré comme une variante du réseau diamant (semblable à celui du Silicium).

Les mêmes considérations sont prises pour les composés II-VI, c'est-à-dire qu'ils sont construits avec des ions d'éléments de la colonne II et VI ; de la même manière que les matériaux III-V.

Remarque : Ici encore, il n'y a pas d' e^- libres et le matériau est isolant (s'il est parfait et au zéro absolu).

I.5. Notion de bandes d'énergie

Quand les atomes de Si par exemple forme un cristal, l'orbite d'un e^- est influencée non seulement par les charges à l'intérieur de son propre atome mais aussi par le noyau et les e^- de tous les atomes du cristal ;

Comme il y a des milliards d' e^- de 1^{ère} orbite, les niveaux d'énergie légèrement différents forment une bande.

Les milliards d' e^- de la 2^{ème} orbite forment une 2^{ème} bande.

Ainsi, on trouve que les niveaux d'énergie permis sont groupés en bandes (Figure I.5.c).

Entre ces bandes se situent ce que l'on appelle les bandes interdites (BI) où ne figurent aucun état d'énergie permis.




Figure I.5 : Représentation des niveaux et bandes d'énergie dans un cristal.

Les e^- de la couche périphérique sont les e^- de valence, ils sont représentés à leur niveau d'énergie le plus bas. La bande à laquelle appartiennent ces e^- est dite de valence (BV).

Dans l'étude de la physique des semiconducteurs, le phénomène de conduction est d'un intérêt capital. La conduction résulte du déplacement des électrons. Elle n'est donc possible que si les e^- peuvent être mis en mouvement.

Dans la figure I.6, on peut voir la différence des bandes d'énergie entre les matériaux conducteurs, semiconducteurs et isolants.




Figure I.6 : Différence de bande d'énergie entre conducteur, isolant et semi-conducteur.

- Dans les **métaux** les e^- sont libres, ils constituent une sorte de gaz d' e^- et peuvent se déplacer sous l'action d'un champ électrique très faible.

Les 2 bandes du diagramme d'énergie se superposent partiellement.

Une énergie très faible suffit à provoquer la conduction.

Il n'y a pas de bande interdite, il est donc possible de faire passer un e^- au niveau supérieur suivant puis à un autre niveau supérieur et ainsi de suite ; On peut fournir de l'énergie cinétique E_C aux e^- ;

La conduction est donc possible et les e^- peuvent se déplacer librement.

- Dans le cas d'un **isolant** tel que le dioxyde de Si (SiO_2), nous nous trouvons en présence d'une situation différente.

Les e^- de valence dans ce cas forment des liaisons solides entre les atomes voisins. Ces liaisons sont difficiles à briser et à cause de cela, il n'y a pas d' e^- libres pour assurer la conduction.

Dans ce cas la BI est très large ;

Tous les niveaux de la BV sont occupés par des e^- ;

Tous les niveaux de la bande de conduction (BC) sont vides.

Un champ électrique faible ne peut transférer l' e^- le plus haut de la BV à la BC.

Il est impossible de fournir de l'énergie aux e^- , c'est la raison pour laquelle le SiO_2 est isolant (il ne conduit pas l'électricité).

- Dans le cas des **semiconducteurs**, nous sommes en présence d'un cas intermédiaire. Les liaisons entre les atomes voisins ne sont pas très solides. Par suite des vibrations thermiques des atomes, quelques liaisons sont brisées si la température est supérieure au zéro absolu.





Figure I.7 : Représentation des e^- de valence et de conduction dans les BV et BC.

Quand une liaison est rompue, elle libère un e^- qui est susceptible de participer à la conduction de l'électricité. On l'appelle e^- de conduction.

En plus, là où se trouvait l' e^- avant rupture de la liaison, il y a une lacune (vide) que l'on appelle trou (hole en anglais : h^+).

Dans la représentation des bandes, la BI n'est pas aussi large que celle d'un isolant. Par conséquent, quelques e^- sont susceptibles de sauter de la BV à la BC, laissant derrière eux des trous dans la BV (voir figure I.7).

Figure I.8 : Déplacement des électrons liés (L'électron n°2 prend la place laissée libre par le n°1, puis le n°3 celle du n°2, etc.).



Les e^- de valence appartenant à des liaisons voisines peuvent combler le trou et assurer une conduction supplémentaire. En ce qui concerne cette conduction supplémentaire tout se passe comme si le trou était chargé positivement et se déplaçait en sens inverse.

Explication :

- a. Lorsqu'un e^- devient libre, il laisse derrière lui :
- Une charge positive excédentaire dans le noyau de l'atome qu'il quitte,
 - Une place disponible dans la liaison entre deux atomes (trou), un e^- lié voisin de ce trou aura la possibilité de l'occuper en libérant ainsi un autre trou, lequel pourra à son tour être occupé par un nouvel e^- et ainsi de suite (voir figure I.8).
- b. Une double conduction est ainsi rendue possible et existe effectivement :
- Celle des e^- libres qui circulent librement dans la BC ;
 - Celle des e^- libres qui vont de trou en trou dans la BV.

Remarques :

- Les électrons libérés de leur atome deviennent libres de circuler dans la bande de conduction du semiconducteur (1^{er} type de conduction).
- On peut aussi considérer un second type de conduction dû qu'aux électrons liés, et afin de le distinguer du premier type, on l'appelle conduction par trou.

Il faut noter que le diagramme des bandes d'énergie permet de classer les semiconducteurs en deux catégories (voir figure I.9) :

- Les semiconducteurs à **gap direct** : le maximum de la bande valence et le minimum de la bande de conduction sont face à face (correspondent au même vecteur d'onde \vec{k}). C'est le cas du GaAs.
- Les semiconducteurs à **gap indirect** : le maximum de la bande de valence n'est pas en face du minimum de la bande de conduction (ils correspondent à des vecteurs d'onde \vec{k} différents). C'est le cas du Silicium ou du Germanium.

Cette notion de gap direct et indirect est importante pour les phénomènes optiques (utilisation des semiconducteurs dans le domaine de l'optoélectronique).




Figure I.9 : Allure du diagramme des bandes d'énergie : (a) GaAs ; (b) Si.

L'énergie du gap E_g correspond à l'écart entre les deux extrema (minimum de la BC et maximum de la BV) c'est-à-dire :

$$E_g = E_C - E_V \quad (\text{I.1})$$

A température ambiante (300 K), on a :

$$E_g = 1.12 \text{ eV pour le Si ; } 0.67 \text{ eV pour le Ge et } 1.42 \text{ eV pour le GaAs .}$$

I.6. *Semiconducteur intrinsèque*

C'est un matériau sans impuretés (pur). A 0 K, il n'y a pas d' e^- libre, la BC est vide. Le semiconducteur est isolant.

Lorsque la température s'élève à 300 K (26,85 °C) par exemple, un nombre important d' e^- peuvent franchir la BI et la concentration des e^- et de trous augmente très rapidement. Le matériau devient conducteur.

Le nombre d' e^- libres dans la BC est égal au nombre de trous dans la BV.

$$n = p = n_i \text{ (concentration intrinsèque)} \quad (\text{I.2})$$

$$= AT^{\frac{3}{2}} \exp\left(-\frac{E_g}{2kT}\right) \quad (\text{I.3})$$

Avec A : Constante spécifique du matériau

T : Température

E_g : Largeur de la bande interdite (gap)

k : Constante de Boltzmann égale à $1.38 \cdot 10^{-23} \text{ J/K}$

Typiquement, pour le Si $\Rightarrow n_i = 10^{10} \text{ cm}^{-3}$; pour le GaAs $\Rightarrow n_i = 10^7 \text{ cm}^{-3}$.

La création d'un trou positif étant indissociable de la libération d'un e^- , on dit qu'il se crée une paire e^- - trou.

Remarques :

- Lorsque les e^- passent dans la BC, on dit qu'il y a génération de charge.
- Après un certain temps (relatif à la durée de vie), un e^- libre peut tomber dans un trou, on dit alors qu'il est piégé (phénomène de recombinaison).
- Pour chaque e^- libre piégé, il y'a un nouvel e^- de libéré ; à température déterminée le nombre d' e^- libres reste constant.

1.7. Semiconducteur extrinsèque

Lorsqu'on introduit des impuretés dans un matériau intrinsèque, il devient extrinsèque. Cette opération s'appelle le dopage. On peut réaliser ainsi des semiconducteurs type N ou type P.

Dans ce cas, on rompt la périodicité cristalline par l'introduction d'états électroniques supplémentaires.

1.7.1. Semiconducteur de type N

Pour ce type de semiconducteur, on introduit des éléments de la colonne V du tableau périodique de Mendeleïev dans le Si. Ces impuretés sont dites « atomes donneurs », ce sont des atomes pentavalents (5 e^- de valence).

En pratique, pour le dopage du Silicium, on utilise l'antimoine (Sb), l'arsenic (As) ou le phosphore (P).

Ils peuvent s'ioniser positivement, c'est-à-dire donner un e^- dans la BC.

Si on prend l'exemple du phosphore :



L'ion reste fixe dans le réseau par contre l' e^- passe dans la BC. Energétiquement le phosphore va introduire un niveau E_D tout proche de la BC. Il suffit donc d'une faible température pour libérer les e^- .

Soit N_D la concentration des donneurs ou des impuretés de type donneurs, et N_D^+ concentration des donneurs ionisés ($N_D = N_D^+$).

$$\text{La concentration des } e^- : \quad n = N_D^+ + n_i \quad (I.5)$$

En général, $N_D = 10^{14} \div 10^{20} \text{ cm}^{-3}$ et $n \approx N_D^+$ avec $N_D \gg n_i$.

I.7.2. Semiconducteur de type P

Pour ce type de semiconducteur, on introduit des éléments du groupe III de la table de Mendeleïev dans le Silicium. Ces impuretés sont dites « atomes accepteurs ».

En pratique pour le dopage du Silicium, on utilise le bore (B).

Ces atomes ont 3 e⁻ périphériques, durant la formation du matériau il y a une liaison de covalence qui n'est pas satisfaite, il se crée ainsi une lacune (vide), la liaison acceptera facilement un e⁻ pour se stabiliser.

On crée artificiellement des trous qui accepte des e⁻ (l'atome dopant est accepteur d'e⁻).

Nous sommes dans une situation où il y a plus de trous dans la BV que d'e⁻ dans la BC.



On dit que le bore est une impureté de type accepteur puisqu'elle accepte les e⁻ de la bande valence, créant par-là même des trous libres qui vont participer à la conduction électrique.

L'énergie des impuretés est proche de la BV.

Si N_A est la densité d'impureté de type accepteur, on a :

$$p = n_i + N_A \quad \text{et} \quad n \cdot p = n_i^2 \quad (\text{I.7})$$

$$\text{Soit pour } N_A \gg n_i \quad \text{on a} \quad p \approx N_A^- \quad (\text{I.8})$$

$$\text{Et} \quad n \approx n_i^2 / N_A^- \quad (\text{I.9})$$

Donc dire qu'un corps accepte facilement un e⁻ de la BV et ainsi fournit un trou positif, c'est dire qu'il crée un niveau E_A dans la BI proche de la BV.

I.8. Niveau de Fermi dans un semiconducteur


Le niveau de Fermi E_F marque la frontière entre les niveaux d'énergie occupés et les niveaux d'énergie vides. Sauf à 0 K cette frontière n'est pas brutale, la probabilité d'occupation passe progressivement de 1 à 0 (voir figure I.10).

La probabilité d'occupation d'un niveau d'énergie E (eV) est f_n(E), et est donnée par la relation de Fermi Dirac :

$$f_n(E) = \frac{\text{nombre de places occupées}}{\text{nombre de places disponibles}} = \frac{1}{1 + \exp\left(\frac{E - E_F}{kT}\right)} \quad (\text{I.10})$$

On voit que la probabilité d'occupation vaut 1/2 pour E_F quelle que soit la température.

Figure I.10 : Probabilité d'occupation aux basses et hautes températures.



Il faut noter que le niveau de Fermi est un niveau référence, il n'a aucune réalité concrète, il se déplace dans un semiconducteur lorsque la température varie.

La probabilité $f_p(E)$ qu'un niveau E soit occupé par un trou est complémentaire de la probabilité $f_n(E)$ pour qu'il soit occupé par un électron :

$$f_p(E) = 1 - f_n(E) = \frac{1}{1 + \exp\left(\frac{E_F - E}{kT}\right)} \quad (\text{I.11})$$

La position du niveau de Fermi se déduit de la relation de l'équation de neutralité électrique.

En effet, le matériau est neutre à l'équilibre thermodynamique c'est-à-dire que la somme des charges positives est équilibrée à la somme des charges négatives.

$$\Sigma q^+ = \Sigma q^- \quad (\text{I.12})$$

$$n + N_A^- = p + N_D^+ \quad (\text{I.13})$$

Où n : charges (-) mobiles

N_A^- : charges (-) fixes

p : charges (+) mobiles

N_D^+ : charges (+) fixes

- Dans le cas du semiconducteur de type N :

$$n = p + N_D^+ \Rightarrow n \approx N_D^+ \quad (\text{I.14})$$

$$\text{car } n \gg p$$

$$n = N_C \cdot \exp\left(\frac{E_F - E_C}{kT}\right) \left. \begin{matrix} \\ n = N_D \end{matrix} \right\} \Rightarrow E_F - E_C = kT \cdot \ln \frac{N_D}{N_C} \quad (I.15)$$

$$\Rightarrow E_C - E_F = kT \cdot \ln \frac{N_C}{N_D} \quad \text{avec } N_D \gg N_C \quad (I.16)$$

N_C étant la densité d'état dans la BC.

Si la température augmente le niveau de Fermi descend linéairement vers le milieu de la BI.

- Dans le cas du semiconducteur de type P :

$$p \approx N_A = N_V \cdot \exp\left(\frac{E_V - E_F}{kT}\right) \Rightarrow E_F - E_V = kT \cdot \ln \frac{N_V}{N_A} \quad (I.17)$$

N_V étant la densité d'état dans la BV.

Si la température augmente le niveau de Fermi E_F s'éloigne de E_V et se rapproche de E_i .

En tenant compte de n_i et E_i , on a :

$$n = n_i \cdot \exp\left(\frac{E_F - E_i}{kT}\right) \quad (I.18)$$

Et
$$p = n_i \cdot \exp\left(\frac{E_i - E_F}{kT}\right) \quad (I.19)$$

La densité des porteurs du cristal dopé est fonction directe de l'écart entre les niveaux de Fermi respectifs du cristal pur et du cristal dopé ($E_F - E_i$).

Remarque : Le niveau de Fermi d'un semiconducteur intrinsèque est à peu près situé au milieu de BI. C'est un niveau d'énergie référence (fixe) noté : $E_i \approx E_F$.




Figure I.11 : Position du niveau de Fermi dans un semiconducteur.

1.9. Conduction électrique

1.9.1. Déplacement des porteurs

Dans un semi-conducteur, les électrons et les trous libres sont animés en permanence d'un mouvement rapide d'agitation thermique. Leur vitesse dépend du niveau d'énergie qu'ils occupent dans la BC ou la BV.

Pour l'ensemble des porteurs d'une bande, on définit une vitesse moyenne d'agitation thermique V_{th} qui est donnée selon la statistique de Boltzmann par :

$$\frac{1}{2} m^* V_{th}^2 = \frac{3}{2} kT \quad (I.20)$$

Avec m^* étant une masse effective de l'ordre de la masse des électrons ($9,81 \cdot 10^{-28}$ g)

$$kT = 0.026 \text{ eV à } T = 300 \text{ K} \quad \text{et } 1 \text{ eV} = 1.6 \cdot 10^{-19} \text{ J.}$$

Ainsi, la vitesse thermique est :

$$V_{th} = \sqrt{\frac{3kT}{m^*}} \quad (I.21)$$

D'où : $V_{th} \approx 10^7$ cm/s à température ordinaire.

Le mouvement des porteurs est perturbé par deux effets :

1. L'agitation thermique des atomes du solide ;
2. La présence d'impuretés et de défauts.

Toutes ces perturbations donnent au mouvement d'un porteur l'apparence d'un mouvement désordonné appelé mouvement Brownien analogue à celui d'une molécule dans un gaz, c'est-à-dire que le porteur part dans une direction, il subit un choc, repart dans une autre direction, etc.




Figure I.12 : Mouvement aléatoire (Brownien) d'un porteur.

Le temps moyen entre choc ou entre deux collisions est appelé temps de relaxation, il est de l'ordre de $\tau \approx 10^{-13}$ s ;


Le libre parcours moyen entre chocs est :

$$\lambda = V_{th} \cdot \tau = 10^2 \text{ \AA} \quad (I.22)$$

En l'absence de force agissant sur le porteur, cette agitation désordonnée ne conduit pas à un déplacement (pas de conduction électrique en l'absence de champ électrique).

Si on applique un champ électrique, les porteurs subissent une force électrostatique, à l'agitation désordonnée se superpose un mouvement d'entraînement, caractérisé par une vitesse V_d , qui conduit à un transport de charge.

Figure I.13 : Mouvement d'entraînement (même sens) dû au champ électrique.



I.9.2. Vitesse d'entraînement V_d et mobilité

En prenant le cas d'un électron libre ;

La force agissant sur l'électron vaut :

$$\vec{F} = -q\vec{E} \tag{I.23}$$

Où \vec{E} est le champ électrique (V/cm)

Et $-q$ la charge de l'électron ($-1.6 \cdot 10^{-19}$ C)


En considérant un électron ayant fait une collision au temps $t = 0$, sa vitesse est orientée au hasard, du fait de la force $-q\vec{E}$, il subit une accélération $\vec{\gamma}_n$ dans le sens de la force :

$$\vec{\gamma}_n = \frac{-q\vec{E}}{m_e} \tag{I.24}$$

Où m_e est la masse effective de l'électron.

Cette accélération défléchit la trajectoire entre les deux chocs successifs, c'est à dire qu'elle peut agir pendant un temps τ .

Figure I.14 : Trajectoire de l'électron après choc.



La vitesse d'entraînement qui en résulte vaut donc :

$$\vec{V}_{dn} = \vec{\gamma}_n \tau = -\frac{q\tau}{m_e} \vec{E} \tag{I.25}$$

\vec{V}_{dn} est opposée à \vec{E} , les électrons « remontent » le champ électrique.

On appelle mobilité des électrons la quantité :

$$\mu_n = q\tau / m_e \quad (\text{I.26})$$

Ainsi, \vec{V}_{dn} devient :

$$\vec{V}_{dn} = -\mu_n \vec{E} \quad (\text{I.27})$$

Pour les trous libres, on a :

$$\vec{V}_{dp} = + \frac{q\tau}{m_h} \vec{E} = \mu_p \vec{E} \quad (\text{I.28})$$

On appelle mobilité des trous la quantité :

$$\mu_p = q\tau / m_h \quad (\text{I.29})$$

Pour un semiconducteur, la mobilité constitue un paramètre très important (facteur de mérite). Plus elle est grande, plus vifs sont les porteurs, plus grand est le courant transporté pour un champ électrique donné. Le tableau I.4 donne quelques valeurs de ce paramètre à température ambiante.

Tableau I.4 : Mobilité de quelques éléments semiconducteurs.

Semiconducteur	Mobilité à 300 K [cm ² /Vs]	
	Electrons	Trous
Ge	3900	1900
Si	1500	600
GaAs	8500	400

La vitesse d'entraînement est dans le sens du champ électrique, les trous descendent le champ électrique. Sur le tableau I.4, on voit bien que les trous ont une mobilité plus faible que les électrons, ceci est dû à ce que leur masse effective est plus élevée.

1.9.3. Densité de courant de conduction J_c

La densité de courant de conduction d'électron J_{cn} est la quantité de charge véhiculée par les électrons traversant par seconde, 1 cm² d'une surface normale au champ électrique. Elle s'exprime en [C. s⁻¹.cm⁻²] ou [A cm⁻²].




Figure I.15 : Direction des charges sous l'effet du champ électrique.

Cette densité de courant est égale au produit de la charge d'un électron ($-q$) par le nombre d'électrons traversant la surface (1 cm^2) par seconde. Tous ces électrons sont contenus dans un parallélépipède de section droite de 1 cm^2 et de hauteur V_d .

Leur nombre est donc égal au produit de la concentration en électrons par le volume V_d du parallélépipède :

$$\vec{J}_{cn} = -qn\vec{V}_{dn} \quad (\text{I.30})$$

Qui est égale à :

$$\vec{J}_{cn} = qn\mu_n\vec{E} \quad (\text{I.31})$$

Et qui peut encore s'écrire :

$$\vec{J}_{cn} = \sigma\vec{E} \quad (\text{I.32})$$

σ étant la conductivité ($\Omega^{-1}.\text{cm}^{-1}$) inverse de la résistivité ρ ($\Omega.\text{cm}$) qui se relie à la concentration des porteurs et à leur mobilité par :

$$\sigma = qn\mu_n \quad (\text{I.33})$$

La conductivité est une propriété qui est due à la présence d'électrons libres de se déplacer dans le milieu et de générer ainsi un courant électrique.

On voit que dans un matériau de type N, si la direction de la vitesse des porteurs (électrons) est opposée au champ électrique, le courant transporté est dans le sens de E .

Pour les trous, on a :

$$\vec{J}_{cp} = qp\mu_p\vec{E} \quad (\text{I.34})$$

$$\sigma = \frac{1}{\rho} = qp\mu_p \quad (\text{I.35})$$

Dans un matériau où les deux types de porteurs contribuent de façon significative au transport :

$$\vec{J}_c = \vec{J}_{cn} + \vec{J}_{cp} = q(n\mu_n + p\mu_p)\vec{E} \quad (\text{I.36})$$

N.B : La relation du courant de conduction J_c n'est autre que la loi d'Ohm (voir Annexe III).

1.9.4. Densité de courant de diffusion J_D

Jusqu'ici, nous avons envisagé le comportement du matériau à dopage uniforme, cette situation peut être modifier :

- En dopant le cristal de manière non uniforme ;
- En l'éclairant ;
- Ou en injectant électriquement des porteurs.

On fait alors apparaître un **gradient de concentration**.

En l'absence de champ électrique et suite à un processus naturel cette concentration excédentaire va se répartir graduellement et diffuser dans toutes les directions c'est-à-dire que les porteurs ont alors spontanément tendance à se déplacer des régions des plus fortes concentrations vers les régions des plus faibles concentrations


⇒ **C'est le mécanisme ou phénomène de diffusion.**

Les lois de diffusion sont aussi appelées lois de Fick.

Soit une répartition inhomogène dans un barreau semiconducteur.

Le processus de diffusion tend à uniformiser la concentration.

Figure I.16 : Répartition des charges dans un barreau semiconducteur.



Par exemple pour les trous :

Le flux de trous circulant entre x et $x+dx$ est proportionnel au gradient de concentration $\frac{dp}{dx}$

$$F_p = -D_p \cdot \frac{dp}{dx} \quad (\text{I.37})$$

Et pour les électrons :

$$F_n = -D_n \cdot \frac{dn}{dx} \quad (\text{I.38})$$

Où D_p et D_n sont les coefficients de diffusion des trous et des électrons [cm^2/s].

Remarques :

- Le signe est négatif (-) dans l'expression des flux car le courant va des fortes aux faibles concentrations.
- Le flux des porteurs par unité de temps et de volume est proportionnel au gradient de concentration, il dépend de la mobilité et de la température.

Ainsi, la densité de courant de diffusion dans un matériau est proportionnelle au flux de porteur :

$$J_{Dp} = -q \cdot D_p \cdot \frac{dp}{dx} \quad (\text{I.39})$$

et

$$J_{Dn} = q \cdot D_n \cdot \frac{dn}{dx} \quad (\text{I.40})$$

Remarque : le courant de diffusion concerne le plus souvent les porteurs minoritaires.

La densité de courant globale est :

$$\vec{J} = \vec{J}_n + \vec{J}_p \quad (\text{I.41})$$

Où

$$\vec{J}_n = qn\mu_n\vec{E} + q \cdot D_n \cdot \frac{dn}{dx} \quad (\text{I.42})$$

Et

$$\vec{J}_p = qp\mu_p\vec{E} - q \cdot D_p \cdot \frac{dp}{dx} \quad (\text{I.43})$$

Pour le cas à 03 dimensions :

$$\vec{J}_n = qn\mu_n\vec{E} + q \cdot D_n \cdot \overrightarrow{\text{grad } n} \quad (\text{I.44})$$

Et

$$\vec{J}_p = qp\mu_p\vec{E} - q \cdot D_p \cdot \overrightarrow{\text{grad } p} \quad (\text{I.45})$$

I.10. Relation d'Einstein

La relation d'Einstein permet de montrer le lien existant entre les coefficients de diffusion des électrons et des trous (D_n et D_p) aux mobilités des électrons μ_n et des trous μ_p (voir démonstration en Annexe IV) :

$$\frac{D_n}{\mu_n} = \frac{D_p}{\mu_p} = \frac{kT}{q} \quad (\text{I.46})$$

CHAPITRE II

La Jonction PN

Chapitre II

La jonction PN

Objectifs : (4 Semaines)

- La jonction PN non polarisée (à l'équilibre), formation de la zone de charge d'espace, barrière de potentiel, caractéristiques de la zone de charge d'espace (répartition du champ électrique, répartition du potentiel, tension de diffusion, épaisseur de la zone de charge d'espace).
- La jonction PN polarisée, effets d'une polarisation positive, effets d'une polarisation négative, capacité de jonction, caractéristiques courant-tension d'une jonction PN.
- Exemples d'utilisation : diode redresseuse, diode tunnel, diode Zener, diode à capacité variable (Varicap), diode Schottky.

II.1. Introduction

La plupart des dispositifs à semiconducteur, comprennent des régions de type N ou P, et c'est la jonction entre ces régions qui leur confère des caractéristiques électriques si utiles.

Ainsi, la juxtaposition de deux semiconducteurs de type P et N permet de réaliser une jonction PN qui n'est autre qu'une diode à semiconducteur.

Le côté dopé P est l'anode et le côté dopé N est la cathode.

La structure d'une diode « Planar » au Silicium à jonction est illustré comme suit :




Figure II.1 : Structure et symbole d'une diode (jonction PN).

II.2. Jonction PN à l'équilibre

Une jonction PN résulte de la coexistence dans le même matériau semiconducteur de deux régions de dopage différent, l'une de type N, l'autre de type P.

La jonction proprement dite est le plan de séparation de ces deux zones.

II.2.1. Rappel des charges en présence

Pour un barreau semiconducteur (Silicium dopé P et Silicium dopé N) on a :

Côté P : Les porteurs majoritaires sont les trous de concentration N_A

Les porteurs minoritaires sont les électrons $n = \frac{n_i^2}{N_A}$

Côté N : Les porteurs majoritaires sont les électrons de concentration N_D

Les porteurs minoritaires sont les trous $p = \frac{n_i^2}{N_D}$

Les charges fixes sont pour le type P des ions négatives : ils ont gagné un électron.

Les charges fixes sont pour le type N des ions positives : ils ont cédé un électron.




Figure II.2 : Charges en présence dans un semiconducteur de type P et N.

Notons que ces semi-conducteurs sont globalement neutres car le nombre de charge positive est égal au nombre de charge négative.

II.2.2. Mouvement des charges au contact

La figure II.3 montre la répartition des charges dans le semiconducteur à l'équilibre, après juxtaposition des deux zones P et N. Le déséquilibre provoqué entre les concentrations des électrons et des trous engendre une diffusion de porteurs de la région où ils sont majoritaires vers la région où ils sont minoritaires. Il apparait un double courant de diffusion dû au gradient de concentration des deux types de porteur.

Courant de diffusion des électrons de $N \rightarrow P$ et de trous de $P \rightarrow N$.




Figure II.3 : Répartition des charges au plan de jonction à l'équilibre.

Deux zones désertées par les porteurs libres, chargées par les dopants ionisés (N_A^- et N_D^+) fixes apparaissent alors de part et d'autre de la jonction.

Ces deux zones constituent la zone de charge d'espace (ZCE).

Un champ électrique interne E_i prend alors naissance dans la jonction, il engendre un courant d'entraînement dirigé de N vers P (minoritaire) qui en s'opposant au courant de diffusion (majoritaire) conduit à l'état d'équilibre.

A l'équilibre thermodynamique, la charge totale du dispositif est nulle, par conséquent les quantités de charges contenues dans les deux ZCE s'équilibrent.




Figure II.4 : Diagramme (profil) de charge d'espace pour une jonction abrupte.

Si "S" est la section de la jonction :

$$q \cdot N_A \cdot x_p \cdot S = q \cdot N_D \cdot x_n \cdot S \quad (\text{II.1})$$

Où $x_p \cdot S$ et $x_n \cdot S$ représentent le volume V_p et V_n

$$\Rightarrow N_A \cdot x_p = N_D \cdot x_n \quad (\text{II.2})$$

Remarque : La région la moins dopée offre la ZCE la plus étendue.

Exemple : pour $N_D = 10^{19} \text{ cm}^{-2}$ et $N_A = 10^{15} \text{ cm}^{-2}$

Sachant que :

$$\frac{x_p}{x_n} = \frac{N_D}{N_A} = \frac{10^{19}}{10^{15}} = 10^4 \Rightarrow x_p = 10^4 \cdot x_n$$

La relation de Poisson (cas à une dimension) liant les grandeurs : quantité de charges ρ ; champ électrique E et potentiel électrostatique V est :

$$\frac{d^2V}{dx^2} = \frac{-dE}{dx} = \frac{-\rho(x)}{\epsilon_0 \epsilon_r} \quad (\text{II.3})$$

Où ϵ_0 est la permittivité du vide et ϵ_r est la constante diélectrique égale à 12 pour le Si.

II.2.3. Diagramme d'énergie et barrière de potentiel

A l'équilibre le potentiel électrochimique est constant, en d'autres termes le niveau de Fermi est plat dans toute la structure ($E_F = \text{constant}$).




Figure II.5 : Diagramme énergétique d'une jonction PN à l'équilibre.

Les bandes d'énergies sont plates loin de la jonction et se courbent dans la ZCE comme représenté par le schéma (Figure II.5).

Il s'établit alors une barrière de potentiel qui refoule les lacunes vers la zone P et les électrons vers la zone N.

Cette barrière de potentiel est caractérisée par une différence de potentiel (ddp) de nature électrostatique ; telle que :

$$q V_D = E_C (x < -x_p) - E_C (x > x_n) \quad (\text{II.4})$$

La tension de diffusion a pour expression :

$$V_D = \frac{kT}{q} \cdot \ln \frac{N_A N_D}{n_i^2} \quad (\text{II.5})$$

Elle est plus élevée si le dopage de part et d'autre de la jonction est élevée.

Pour le Silicium à 300 K avec $n_i = 10^{10} \text{ cm}^{-3}$:

- Si $N_A = N_D = 10^{15} \text{ cm}^{-3}$; on a $V_D = 0.57 \text{ V}$
- Si $N_A = 10^{18} \text{ cm}^{-3}$ et $N_D = 10^{15} \text{ cm}^{-3}$; on a $V_D = 0.75 \text{ V}$

La ZCE s'étend de $-x_p$ dans la région P à x_n dans la région N.

Son extension $W = x_p + x_n$ peut être calculé en fonction de la tension de diffusion est à pour expression :

$$W = \sqrt{\frac{2\epsilon_0\epsilon_r}{q} \left(\frac{1}{N_A} + \frac{1}{N_D} \right) V_D} \quad (\text{II.6})$$

Remarque : La ZCE s'étend donc essentiellement dans la région la moins dopée. Plus le dopage est conséquent dans une région plus l'extension de la ZCE dans cette région est petite.




Figure II.6 : Jonction PN à l'équilibre thermodynamique.

a) Charge d'espace, b) Champ électrique, c) Potentiel électrostatique.

Exemple : Pour le Silicium à $T = 300 \text{ K}$,

$$n_i = 1.2 \cdot 10^{10} \text{ cm}^{-3}$$

$$N_A = 10^{18} \text{ cm}^{-3}; \quad N_D = 10^{15} \text{ cm}^{-3}$$

$$\Rightarrow V_D = 0.76 \text{ V}$$

$$\Rightarrow W = 1 \mu\text{m} \text{ avec } x_p = 1 \text{ nm} \text{ et } x_n = 0.99 \mu\text{m}$$

$$N_A > N_D \Rightarrow x_p < x_n$$

Le champ électrique (interne) varie linéairement dans la ZCE (voir Annexe V) est admet une valeur maximale :

$$E_N(0) = E_P(0) = E_{max} = -\frac{qN_A}{\varepsilon} \cdot x_p = -\frac{qN_D}{\varepsilon} \cdot x_n \quad (\text{II.7})$$

$$\text{D'où :} \quad |E_{max}| = N_A \cdot x_p = N_D \cdot x_n \quad (\text{II.8})$$

Pour l'exemple précédent :

$$E = 1.6 \cdot 10^4 \text{ V/cm} = E_{max}$$

II.2.4. Capacité de la jonction

La région de transition de la jonction est constituée de deux ZCE de signe opposé qui ressemble par sa structure à un condensateur dont le diélectrique est la ZCE.

La charge de chaque armature est celle de chacune des zones d'appauvrissement (zones neutres N et P) et la distance entre armature est W .

La capacité par cm^2 de ce condensateur est donnée par la relation :

$$C_{ZCE} = \frac{\varepsilon_0 \varepsilon_r}{W} \quad (\text{II.9})$$

Si on exprime la capacité de la jonction en fonction de la surface on a :

$$C_{ZCE} = \frac{\varepsilon_0 \varepsilon_r}{W} \cdot S = \varepsilon_0 \varepsilon_r \cdot S \cdot \frac{1}{\sqrt{\frac{2\varepsilon_0 \varepsilon_r}{q} \left(\frac{1}{N_A} + \frac{1}{N_D} \right) V_D}} \quad (\text{II.10})$$

$$C^2 \propto \frac{1}{V_D} \Rightarrow \frac{1}{C^2} \propto V_D \quad (\text{II.11})$$

A.N : Pour le Silicium à $T = 300 \text{ K}$

Avec $N_A = 10^{18} \text{ cm}^{-3}$; $N_D = 10^{15} \text{ cm}^{-3}$; $\varepsilon_r = 12$; $\varepsilon_0 = 8.85 \cdot 10^{-14} \text{ F} \cdot \text{cm}^{-1}$

On a :

$$\frac{\varepsilon_0 \varepsilon_r}{W} = \frac{C}{S} = 1 \text{ nF/cm}^2$$

II.3. Jonction PN polarisée en directe

En polarisant positivement la région P par rapport à la région N avec une tension directe V_F (Forward Voltage) comme illustré sur la figure II.7, on crée un champ électrique externe E dans le sens du courant du (+) vers le (-).




Figure II.7 : Polarisation en directe de la jonction PN.

Le champ externe E s'oppose à l'action du champ interne E_i .

Comme il est beaucoup plus important que le champ interne, il permet à nouveau la diffusion des électrons et des lacunes (voir figure II.8).

La barrière de potentiel est abaissée $q(V_D - V_F)$, et alors surmontée.

Les électrons vont circuler de la région N vers la région P et les lacunes dans le sens inverse.

Un courant important I prend naissance, on dit alors que la jonction est polarisée dans le sens passant ou direct.

La jonction PN conduit et sa résistance est extrêmement faible.

Cependant cette conduction directe dépend de la largeur de la Bande Interdite du semiconducteur et de la température.





Figure II.8 : Diagramme énergétique sous polarisation en directe de la jonction PN.

Lorsque la tension aux bornes de la jonction est très faible, le courant direct est également faible. En augmentant la tension, on constate un coude de la caractéristique qui est en fonction de la bande interdite (voir figure II.9).

Ce coude (tension de seuil V_{seuil}), se produit à :

- 0.7 V pour le Silicium
- 0.35 V pour le Germanium

Figure II.9 : Caractéristique d'une jonction PN en directe et en inverse.



Remarque : Dans le cas de la polarisation en directe, on observe :

- Une réduction de la largeur de déplétion (ZCE) W ,
- L'apparition des longueurs de diffusion L_n et L_p ,
- Le dédoublement du niveau de Fermi dans la zone de transition de la jonction,
 - E_{FN} : niveau de Fermi des e^-
 - E_{FP} : niveau de Fermi des trous (h^+)
- Ainsi qu'une augmentation de la capacité statique avec V_F , et qui est inversement proportionnelle à W ,
- La mobilité des e^- est plus grande que celle des trous (h^+),
- L'obtention d'un fort courant.

II.4. Jonction PN polarisée en inverse

Dans ce cas, on applique une tension inverse V_R (Reverse Voltage) et cela en inversant les polarités, comme illustré sur la figure II.10.




Figure II.10 : Polarisation en inverse de la jonction PN.

Le champ électrique E externe est orienté dans le sens du champ interne ce qui va renforcer son action.

La barrière de potentiel est importante, l'épaisseur de la zone de transition va augmenter (voir figure II.11) et la capacité de la jonction va diminuer.




Figure II.11 : Diagramme énergétique sous polarisation inverse de la jonction PN.

Les électrons libres de la région N ne peuvent diffuser vers la région P.

De même les lacunes de la région P ne peuvent atteindre la région N.

La jonction ne laisse passer pratiquement aucun courant, elle est polarisée dans le sens bloqué, sa résistance est très grande.

II.4.1. Courant inverse

Puisque la résistance de la jonction n'est pas infinie, il passe malgré tout un certain courant appelé courant inverse (courant de fuite).

Réellement, un semiconducteur n'est jamais parfait, il existe toujours quelques électrons dans la zone P et quelques trous dans la région N

Si ces porteurs sont près de la barrière de potentiel, ils sont entraînés par le champ électrique.

A la température ordinaire, l'énergie thermique est suffisante pour faire passer quelques électrons de la bande valence à la bande de conduction. Lorsque cette paire e^- - trou est créée dans la zone de transition, le champ électrique intense entraîne l'électron vers la zone N et le trou vers la zone P.

Pour une température donnée, le courant inverse reste stable quelle que soit la valeur de la tension inverse appliquée, jusqu'à une certaine limite.

Lorsque la température augmente, l'énergie thermique augmente et permet le passage d'un plus grand nombre d'électron de la bande de valence à la bande de conduction.

Pour le Silicium, le courant inverse double tous les 8 °C d'augmentation de la température.

La valeur de ce courant inverse est inversement proportionnelle à la largeur de la bande interdite.

En résumé, le courant de fuite a trois origines :

- Courant de diffusion des minoritaires : électrons de la région P et trous de la région N qui parviennent à atteindre la ZCE (région 1 et 3 de la figure II.11).
- Courant de génération thermique : dû aux paires électrons trous créées thermiquement dans la ZCE (région 2 de la figure II.11).
- Courant de fuite en surface : lié à l'état de la surface du semiconducteur dans la région d'émergence de la jonction.

II.4.2. Claquage de la jonction

Le claquage de la jonction est la brutale augmentation de son courant inverse lorsqu'on augmente la polarisation inverse au-delà de la tension de claquage (V_{BR} – Breakdown Voltage), c'est pour cette raison qu'on ne doit jamais dépasser cette tension inverse maximale.

Le claquage est un phénomène réversible qui disparaît quand on ramène la tension inverse au-dessous de la tension de claquage.

Il n'est destructif que s'il conduit à un échauffement excessif du dispositif : ce qui se produit si le courant inverse n'est pas limité par un circuit extérieur.

Trois phénomènes sont à l'origine du claquage d'une jonction :

- a. Si le dopage du semiconducteur est très important le claquage intervient avant 6 V inverse, par effet Zener.
- b. Si le dopage est très réduit, le claquage peut se produire pour des tensions inverses atteignant 2000 V par avalanche.
- c. Si la température du cristal dépasse la limite admise (175° - 195 °C) pour le Si, la jonction est détruite par claquage.

(Voir annexe VI pour plus de détails).

II.5. Exemples d'utilisation de la diode

Selon l'application utilisé, il existe plusieurs types de diodes, on peut citer :

- La diode redresseuse ;
- La diode tunnel ;
- La diode Zener ;
- La diode à capacité variable ;
- La diode Schottky.

II.5.1. Diode redresseuse

Elle est couramment utilisée dans les alimentations pour transformer le courant alternatif (AC) en courant continu (DC), on exploite généralement son aptitude à laisser passer le courant dans une direction et à le bloquer dans l'autre.

II.5.2. Diode tunnel

La diode à effet tunnel désigne une diode dont les zones N et P sont hyper-dopées. La multiplication des porteurs entraîne l'apparition d'un courant dû au franchissement quantique de la barrière de potentiel par effet tunnel (une telle diode a une tension de Zener nulle).

On exploite la résistance différentielle négative apparaissant dans une petite partie de la caractéristique courant-tension direct des jonctions P^{++}/N^{++} .

Sur une faible zone de tension directe, la diode présente une résistance négative (le courant diminue lorsque la tension augmente, car la conduction tunnel se tarit au profit de la conduction « normale »), une caractéristique exploitée pour réaliser des oscillateurs. Ce type de diode n'est quasiment plus employé actuellement.

II.5.3. Diode Zener

La diode Zener est plus fortement dopée qu'une diode conventionnelle. L'effet Zener a lieu lorsque, sous l'effet de l'application d'une tension inverse suffisante (tension inférieure à 4 V), l'augmentation du champ électrique provoque la libération des porteurs de charge de telle sorte que le courant augmente brutalement et que la tension aux bornes reste pratiquement constante.

D'autres diodes, néanmoins classifiées comme diodes Zener, fonctionnent selon l'effet d'avalanche (tension supérieure à 6 V). La diode Zener est l'ossature des régulateurs de tension, c'est-à-dire circuits qui maintiennent la tension sur la charge presque constante en dépit des variations du secteur et de la résistance de charge (stabilisation de tension et de l'écrêtage).

Les diodes de redressement et petit signal ne fonctionnent jamais volontairement dans la zone de claquage. Une diode Zener est différente, c'est une diode au silicium que les constructeurs ont optimisé pour opérer dans la zone de claquage.

La diode Zener est une diode qui présente une tension inverse de valeur déterminée. Utilisée comme référence de tension ou comme protection contre les surtensions.

II.5.4. Diode à capacité variable

Une diode à capacité variable appelée aussi Varicap (variable capacity en anglais), ou Varactor (pour Variable Reactor) est un type de diode qui présente la particularité de se comporter comme un condensateur dont la valeur de la capacité varie avec la tension inverse appliquée à ses bornes.

Cette diode peut être considérée comme un condensateur variable. Elle est très largement utilisée dans les récepteurs FM, téléviseurs, et autres équipements de communication. On exploite les propriétés capacitives de la ZCE de la jonction pour élaborer des diodes dont la réactance est ajustable (commandée) par une tension.

II.5.5. Diode Schottky






La diode Schottky est constituée d'une jonction métal/semi-conducteur (métal tel que l'or, l'argent ou le platine d'un côté de la jonction et du silicium dopé (généralement de type n) de l'autre côté) ce qui lui procure une chute de tension directe réduite (0,3 V environ) et une dynamique nettement améliorée du fait de l'absence de porteurs minoritaires engagés dans le processus de conduction.

Lorsque la fréquence augmente, le fonctionnement des diodes de redressement commence à se détériorer. Elles ne sont plus capables de se bloquer assez rapidement pour produire un signal simple alternance bien défini. La solution à ce problème est la diode Schottky.

La diode Schottky qui a un seuil de tension directe très bas et un temps de commutation très court est utilisée pour la détection des signaux HF et hyperfréquences. On l'utilise aussi pour le redressement de puissance.

Le tableau ci-dessous présente une synthèse sur le principe des différentes diodes vues dans ce chapitre ainsi que leurs applications.

Tableau II.1 : Récapitulatif du principe des différentes diodes.

Composant	Symbole	Principe	Applications
1. Diode redresseuse		Régimes de fonctionnement : bloqué et passant	Transformation AC / DC
2. Diode tunnel		Possède une résistance négative	Oscillateurs HF
3. Diode Zener		Fonctionne au claquage	Régulateurs de tension
4. Diode Varicap		Fonctionne en capacité variable	Tuners TV et récepteurs
5. Diode Schottky		Pas de charge stockée	Redresseurs HF (300 MHz)

CHAPITRE III

Le Transistor Bipolaire

Chapitre III

Le transistor bipolaire

Objectifs : (3 Semaines)

- Description, structure NPN, structure PNP, symboles
- Principe de fonctionnement d'un transistor bipolaire, effet transistor, conditions d'observation de l'effet transistor
- Régimes de fonctionnement d'un transistor bipolaire, régime normal direct, régime normal inverse, régime saturé, régime bloqué
- Exemples d'utilisations : transistors bipolaires en régime d'amplification et en régime de commutation

III.1. Introduction

Un transistor bipolaire est constitué de deux jonctions PN réalisées à partir de matériaux semiconducteurs extrinsèques dopés N et P de façon à obtenir trois régions : deux régions du même type séparés par une région de type opposé.

Ainsi, deux types de transistors sont réalisés : Les transistors de type NPN et PNP.

La constitution schématique de ces transistors est comme suit :




Figure III.1 : Représentation des transistors NPN et PNP.

Pour les deux types de transistors à jonction, les trois régions semiconductrices sont appelées respectivement Emetteur (E), base (B) et collecteur (C).

Ces régions sont munies de fils de connexion qui sont les trois électrodes (bornes) du transistor.

Pour le PNP, l'émetteur et le collecteur sont du même type P et la base est de type N.

Pour le NPN, l'émetteur et le collecteur sont du même type N et la base est de type P.

Le symbole du transistor bipolaire est le suivant :




Figure III.2 : Symboles du transistor bipolaire.

Remarque : Le sens de la flèche est toujours de P vers N, c'est-à-dire du positif vers le négatif comme le sens conventionnel du courant électrique.

III.2. Réalisation technologique

On réalise un transistor bipolaire en effectuant dans le monocristal de Silicium deux couches de dopants différents (double diffusion).

- Diffusion de la Base dans le Collecteur,
- Puis diffusion de l'Emetteur dans la Base.

Pour diminuer la résistance du collecteur, on divise cette région en deux parties, l'une fortement dopée (accès au contact métallique) et l'autre faiblement dopée côté base.

Pour que le transistor bipolaire ait des propriétés intéressantes, il faut que :

- L'Emetteur (E) soit fortement dopé (10^{19} cm^{-3}). Son rôle est d'injecter des électrons dans la base.
- La Base (B) doit avoir une épaisseur très faible (quelques μm) et un dopage (10^{17} cm^{-3}) plus grand que celui du collecteur (10^{15} cm^{-3}). Elle transmet au collecteur la plupart des électrons venant de l'émetteur.
- Le Collecteur (C) recueille les électrons qui lui viennent de la base d'où son nom.

Cette disposition est très favorable puisqu'elle permet une bonne efficacité d'injection de l'émetteur dans la base.




Figure III.3 : Structure du transistor bipolaire.

III.3. Principe de fonctionnement et effet transistor

Un transistor bipolaire est un transistor à jonction, de par sa structure à deux jonctions :

- La jonction Emetteur – Base (E-B) et Collecteur – Base (C-B)

La répartition des charges à l'équilibre et sans application de ddp est représentée sur la figure III.4. Au niveau des jonctions on a les mêmes phénomènes qu'une diode PN (voir chap. I).

Quel que soit le type de transistor NPN ou PNP. Dans ce qui suit, nous considérons le fonctionnement du transistor NPN.




Figure III.4 : Répartition des charges au plan de jonction E-B et B-C.

1^{er} cas :

Appliquons seulement à la première jonction Emetteur – Base une différence de potentiel V_{EB} telle que N de l’Emetteur soit négatif par rapport à P.

La jonction est polarisée **en Direct** et un courant direct important la traverse (figure III.5).




Figure III.5 : Polarisation en direct de la jonction E-B.

2^{ème} cas :

Débranchons le générateur V_{EB} de la première jonction et appliquons une 2^{ème} ddp (V_{CB}) supérieure à la première telle que N du collecteur soit positif par rapport à P, la jonction est polarisée **en Inverse**, et un courant inverse très faible la traverse appelé I_{CBO} (courant collecteur – de Base à Emetteur ouvert) (voir figure III.6).




Figure III.6 : Polarisation en inverse de la jonction C-B.

3^{ème} cas :

Appliquons simultanément les deux ddp (V_{EB} et V_{CB}) respectivement aux bornes de la jonction Emetteur – Base et la jonction Collecteur – Base comme illustré sur la figure III.7.

Ainsi le transistor est polarisé et nous sommes en présence d'une jonction passante et d'une jonction Bloquante.




Figure III.7 : Polarisation du transistor bipolaire (V_{EB} et V_{CB}).

Dans la jonction Emetteur - Base (J_{EB}) il y a circulation d'un courant Direct important, donc déplacement d'électrons du pôle (négatif) vers le pôle (positif) du générateur V_{EB} . Mais vu **l'épaisseur de la base**, petite par rapport à l'Emetteur et au Collecteur, le **champ électrique intense** créé par V_{CB} (raison pour laquelle V_{CB} est supérieur à V_{EB}) à l'intérieur de la jonction J_{CB} , ces électrons n'ont pas le temps de rejoindre la Base et la majorité sont propulsés dans le Collecteur pour rejoindre le pôle positif (+) du générateur V_{CB} .

Le courant de Collecteur vient d'être établi.

Le courant de Base est constitué principalement par le courant de trou injecté dans l'Émetteur par la Base, petit devant le courant d'électron.

De ce fait, le fonctionnement du transistor bipolaire fait intervenir les deux types de porteurs (électrons et trous).

S'il y a recombinaison dans la base des électrons injectés et des trous, le courant de Base va légèrement augmenter tout en restant très faible.

Ainsi, le passage d'un faible courant dans la Base provoque le passage d'un important courant dans le Collecteur.

Ce phénomène est l'effet transistor.

On peut décrire cet effet par le diagramme énergétique (bande d'énergie) comme illustré sur la figure III.8 à l'équilibre (a) et sous polarisation (b). Ce diagramme est relatif à une structure $N^{++}P^+N$ dans le cas d'un régime de fonctionnement normal direct, c'est-à-dire la jonction EB est en direct et la jonction BC en inverse.




Figure III.8 : Diagramme de bande à l'équilibre thermique (a) et sous polarisation (b) d'un transistor bipolaire.

La jonction EB étant en direct, les électrons sont injectés de la région N^{++} dans la région P^+ où ils diffusent. Avant qu'ils aient le temps de se recombiner dans la région P^+ , où ils sont minoritaires, ils parviennent à la frontière de ZCE de la jonction BC. Ils sont alors happés par le champ électrique de cette jonction en inverse et catapultés dans la région N où ils retrouvent un statut de majoritaires.

Ainsi, une grande partie du courant d'électrons injecté au niveau de l'émetteur se retrouve dans le collecteur.

Comme la totalité des électrons passant dans le collecteur et la base proviennent de l'émetteur, on peut dire que le courant d'émetteur I_E est la somme des courants de collecteur I_C et la base I_B .




Figure III.9 : Tensions et sens des courants des transistors NPN et PNP.

A partir de la figure III.9, on déduit les relations suivantes :

$$V_{CE} = V_{BE} + V_{CB} \quad (\text{III.1})$$

$$\text{Pour le NPN} \quad I_E = I_C + I_B \quad (\text{III.2})$$

$$\text{Pour le PNP} \quad I_C = I_E - I_B \quad (\text{III.3})$$

Donc le courant dans un transistor à jonction de type NPN entre par le collecteur et base et sort par l'émetteur.

Le principe de fonctionnement du transistor PNP est identique à celui du transistor NPN, il suffit de permuter les symboles P et N et d'inverser les sens de référence des tensions et des courants ; c'est-à-dire on inverse la polarité des générateurs V_{EB} et V_{CB} de telle façon que la jonction Emetteur – Base soit toujours passante et que la jonction Collecteur – Base soit toujours bloquante.

Remarques :

- Les caractéristiques du NPN sont meilleures que les PNP, c'est la raison pour laquelle ils sont plus utilisés pour des raisons de mobilité et de rapidité de conduction.

III.4. Montages fondamentaux

Un transistor bipolaire est défini comme étant un quadripôle ayant un circuit d'entrée et un circuit de sortie. En réalité, le transistor a trois électrodes donc forcément une électrode commune à l'entrée et à la sortie.




Figure III.10 : Représentation du transistor bipolaire en quadripôle.

Chacune des trois électrodes du transistor peut être commune aux deux autres électrodes, dans ce cas on peut obtenir trois montages où le comportement du transistor est différent :

- Montage Emetteur Commun (E.C) ;
- Montage Base Commune (B.C) ;
- Montage Collecteur Commun (C.C).

III.4.1. Montage Emetteur commun

C'est le montage le plus utilisé. Le signal à l'entrée est appliqué entre la Base et l'Emetteur, le signal à la sortie est prélevé entre Collecteur et Emetteur. (Emetteur à la masse).




Figure III.11 : Montage du transistor bipolaire en Emetteur commun.

III.4.2. Montage Base commune

Dans ce montage, le signal d'entrée est appliqué entre Emetteur et Base, et le signal de sortie est prélevé entre Collecteur et Base. Ce montage est utilisé pour l'amplification des hautes fréquences. (Base à la masse)




Figure III.12 : Montage du transistor bipolaire en Base commune.

III.4.3. Montage Collecteur commun

Dans ce montage, le signal d'entrée est appliqué entre la Base et le Collecteur et le signal de sortie est entre l'Emetteur et le Collecteur. Ce montage est utilisé pour l'adaptation des impédances et l'amplification en courant (Collecteur à la masse).




Figure III.13 : Montage du transistor bipolaire en collecteur commun.

III.4.4. Résumé des montages fondamentaux du transistor bipolaire

Sur le tableau III.1 sont présentés quelques caractéristiques des différents montages du transistor bipolaire.

Tableau III.1 : Différence entre les trois montages fondamentaux du transistor bipolaire.

Montage	Emetteur Commun	Base Commune	Collecteur Commun
Gain en tension	Plusieurs centaines (moyen)	Plusieurs centaines ou milliers (fort)	1 environ (\approx nul)
Gain en courant	$\beta = \frac{\Delta I_c}{\Delta I_b}$ 20 à 200 (moyen)	$\alpha = \frac{\Delta I_c}{\Delta I_e}$ Inférieur à 1 (\approx nul)	$\gamma = \frac{\Delta I_e}{\Delta I_b}$ 20 à 200 (moyen)
Gain en puissance	Plusieurs milliers (fort)	Plusieurs centaines (moyen)	Plusieurs dizaines (faible)
Résistance d'entrée (Impédance)	$\frac{\Delta V_b}{\Delta I_b}$ = 200 à 2000 Ω (moyenne)	$\frac{\Delta V_e}{\Delta I_e}$ = 30 à 1500 Ω (basse)	$\frac{\Delta V_b}{\Delta I_b}$ = 0.2 à 1 M Ω (moyenne)
Résistance de sortie (Impédance)	$\frac{\Delta V_c}{\Delta I_c}$ = 10 à 100 k Ω (élevée)	$\frac{\Delta V_c}{\Delta I_c}$ = 0.2 à 2 M Ω (élevée)	$\frac{\Delta V_e}{\Delta I_e}$ = 20 à 500 Ω (basse)
Phase de la tension de sortie par rapport à la tension d'entrée	Opposition	En phase	En phase
Utilisation	Universelle (Amplification, commutation, ...)	Très haute fréquence Pour attaquer une impédance élevée	Pour attaquer une impédance faible

III.5. Caractéristiques du transistor bipolaire

Sur la figure III.14 sont présentés les différentes zones de fonctionnement du transistor bipolaire. On distingue cinq zones de fonctionnement, qui permettent de définir le domaine d'utilisation du transistor bipolaire :

- Zone linéaire ;
- Zone de saturation ;
- Zone de blocage ;
- Zone d'avalanche ;
- Zone de puissance acceptable.




Figure III.14 : Domaine d'utilisation du transistor (zones de fonctionnement).

III.5.1. Zone linéaire

La zone linéaire correspond au fonctionnement le plus courant du transistor (domaine d'utilisation). On utilise le fonctionnement linéaire dans le but d'amplifier le courant I_B . La jonction E-B est passante, alors que la jonction C-B est bloquée. L'intensité du courant I_C est pratiquement indépendante de V_{CE} et elle est proportionnelle à I_B par la relation :

$$I_C = \beta \cdot I_B \quad (\text{III.4})$$

Le facteur β étant le gain en courant.

III.5.2. Zone de saturation

La zone de saturation de I_C correspond aux faibles valeurs de V_{CE} , c'est-à-dire inférieures à V_{CEsat} . Dans cette zone $I_C \leq \beta \cdot I_B$ et une augmentation de I_B n'a pratiquement aucune influence sur I_C ; le transistor est quasiment équivalent à un court-circuit entre l'émetteur et le collecteur.

III.5.3. Zone bloquée

La zone de blocage du transistor correspond à une valeur nulle de I_C . La façon la plus simple de réaliser ce blocage est d'appliquer une tension V_{BE} inférieure à tension de seuil. Dans cette zone, le transistor est équivalent à un interrupteur ouvert entre l'émetteur et le collecteur. En réalité, I_C n'est pas nul et vaut $\beta \cdot I_B$ avec I_B égal au courant de saturation de la jonction E-B, de l'ordre de 1 nA.

Généralement, les fonctionnements en zones bloquée et saturée sont associés dans les montages où on veut réaliser un interrupteur commandé par la tension V_{BE} .

III.5.4. Zone d'avalanche

Lorsque la tension V_{CE} s'élève, apparaît une zone d'avalanche dans la jonction C-B appelée « perçage de la base ». Les tensions limites, qui sont fournies par le constructeur, varient de 20 V à plus de 200 V. Evidemment, le point de fonctionnement normal du transistor doit être éloigné de cette zone.

III.5.5. Zone de puissance acceptable

Elle représente la puissance maximale dissipée par le transistor pour une température ambiante de 20 °C

Les coordonnées des points pour lesquels cette puissance maximale est atteinte sont liées par la relation :

$$P_{max} = V_{CE} \cdot I_C \Leftrightarrow I_C = \frac{P_{max}}{V_{CE}} \quad (\text{III.5})$$

Dans le réseau de sortie $I_C = f(V_{CE})$, cette relation est l'équation de l'hyperbole de dissipation maximale limitant la zone de puissance acceptable (courbe de puissance collecteur maximale).

En résumé : le point de repos et les points de fonctionnement d'un transistor doivent se trouver à l'intérieur du domaine utilisable (zone linéaire) limité par :

- La caractéristique correspondante à $I_B = 0$ (zone de blocage) ;
- La caractéristique correspondant au courant maximal I_{Cmax} autorisé dans la base ;
- L'hyperbole de dissipation maximale (puissance dissipée par le transistor limitée à P_{max})
- La caractéristique de saturation (zone de saturation).

III.6. Régimes de fonctionnement du transistor bipolaire


Le tableau III.2 rassemble les différentes polarisations possibles des jonctions EB et BC qui permettent d'avoir différents régimes du fonctionnement du transistor bipolaire.

Tableau III.2 : Polarisation des différents régimes de fonctionnement.


Régime	Jonction EB	Jonction BC
Normal direct	Direct	Inverse
Normal inversé	Inverse	Direct
Saturé direct	Direct (+)	Direct
Saturé inversé	Direct	Direct (+)
Bloqué	Inverse	Inverse

Dans le montage Emetteur Commun, ces différents régimes sont obtenus pour des valeurs de polarisation appliquées à l'entrée et à la sortie qui sont précisées comme suit :

- Pour $V_{BE} > 0$



- Pour $V_{BE} < 0$



Remarques : Pour ces différents régimes, on va montrer les différentes tensions appliquées et courants obtenus et à la fin de cette partie un récapitulatif sur les caractéristiques statiques est donné.

III.6.1. Régime normal direct

Pour le régime normal, la jonction EB est en direct et la jonction BC est en inverse

$$V_{CE} > V_{BE} > 0 \quad \rightarrow \quad V_{BC} < 0$$

Dans ce cas,

$$I_C > 0 \quad , \quad I_E > 0 \quad , \quad I_B > 0$$

Et

$$I_E \geq I_C \quad \rightarrow \quad I_B \text{ petit}$$

III.6.2. Régime normal inversé

Pour ce cas, la jonction EB est en inverse et la jonction BC est en direct

$$V_{CE} < V_{BE} < 0 \quad \rightarrow \quad V_{BC} > 0$$

C'est le collecteur qui injecte dans la base et l'émetteur qui collecte

$$I_C < 0 \quad , \quad I_E < 0 \quad , \quad I_B > 0$$

$$I_C \geq I_E \quad \rightarrow \quad I_B \text{ petit}$$

Les gains en régime inversé sont très inférieurs aux gains en régime direct et ceci pour deux raisons :

1. Le collecteur est moins dopé que la base par construction d'où il résulte que son efficacité d'injection est très mauvaise,
2. Pour un transistor filamenteux avec une base uniformément dopée, le facteur de transport B_R dans le sens $C \rightarrow E$ doit être égal au facteur de transport B dans le sens $E \rightarrow C$, mais par construction la jonction émetteur-base doit avoir une surface (S_E) inférieure à celle de la jonction base-collecteur (S_B) (voir figure III.15).

Il en résulte que si dans le régime normal direct la plupart des électrons injectés par E atteignent C. Il n'en est pas de même pour le régime normal inversé où un bon nombre d'électrons injectés par C vont se recombiner à l'interface Base - Isolant ou Base - Métal.




Figure III.15 : Injection des électrons en régime normal direct (a) et normal inversé (b).

III.6.3. Régime saturé direct

Les deux jonctions EB et BC sont en direct, EB étant plus polarisé que BC

$$V_{BE} > V_{CE} > 0 \quad \rightarrow \quad V_{BC} > 0$$

Dans ce cas,

$$I_C > 0 \quad , \quad I_E > 0 \quad , \quad I_B > 0$$

$$I_E > I_C \quad \rightarrow \quad I_B \text{ devient important}$$

III.6.4. Régime saturé inversé

Les deux jonctions EB et BC sont en direct, mais maintenant la jonction BC est plus polarisée en direct que la jonction EB ($V_{BC} > V_{BE}$).

$$V_{BE} > 0 \quad , \quad V_{CE} < 0 \quad \rightarrow \quad V_{BC} > 0$$

Dans ce cas,

$$I_C < 0 \quad , \quad I_E < 0$$

Par contre, le courant base conserve le même signe puisque sa composante principale est le courant de recombinaison J_{BR} liée à la charge stockée. Celle-ci est importante et sa recombinaison exige un réapprovisionnement permanent en trous fournis par la connexion de base.

III.6.5. Régime bloqué

Les deux jonctions EB et BC sont en inverse, toutes deux extraient des électrons dans la base qui se trouve donc totalement vidée de ses porteurs minoritaires ; par contre les porteurs majoritaires y demeurent mais avec des concentrations inférieures à l'équilibre.

$$V_{BE} < 0 \quad , \quad V_{CE} > V_{BE} \quad \rightarrow \quad V_{BC} < 0$$

Le courant de base I_B est négatif : il est en effet constitué par les trous minoritaires de l'émetteur et du collecteur diffusant vers la base et les trous générés thermiquement dans les deux zones de charge d'espace EB et BC qui sortent du dispositif par la connexion de base.

Le courant I_C est positif et le courant I_E est négatif, ce sont en effet les courants de fuite des jonctions EB et BC en inverse.

III.6.6. Récapitulatif sur les caractéristiques statiques

A partir des différents régimes, on constate que le courant de base I_B est positif (courant entrant dans le dispositif) sauf pour le régime bloqué. On doit donc pouvoir décrire tous ces régimes en modifiant la tension V_{CE} à courant de base constant et positif (voir figure III.16).

- En partant de V_{CE} positif et grand ($V_{CE} > V_{BE} > 0$), on est en régime **normal direct**, le courant I_C est peu indépendant de V_{CE} .
- Si on réduit la tension V_{CE} , on atteint le régime **saturé direct** lorsque $V_{BE} > V_{CE} > 0$, dans ce cas I_C décroît alors brutalement.
- Si on change le signe de V_{CE} , on décrit d'abord le régime **saturé inversé** où la jonction BC est plus en direct que la jonction EB, le courant I_C est très sensible à V_{CE} .
- Si on augmente en valeur absolue V_{CE} , on désature le transistor, la jonction EB se met en inverse et on atteint le régime **normal inversé** ; dans ce cas I_C est peu sensible à V_{CE} .




Figure III.16 : Régimes de fonctionnement du transistor bipolaire.

Sur la figure III.17, sont tracés les caractéristiques I_C / V_{CE} pour un ensemble de valeurs de I_B . On constate que les caractéristiques sont plus tassées pour le régime normal inversé que pour le régime normal direct. C'est la conséquence de $\beta_R \ll \beta_F$.




Figure III.17 : Caractéristiques I_C/V_{CE} pour le régime normal direct et normal inversé.

III.7. Exemples d'utilisation du transistor bipolaire

Le transistor bipolaire peut fonctionner en deux régimes ou modes différents :

- Régime d'amplification : dans ce cas, le transistor fonctionne dans le mode linéaire.
- Régime de commutation : dans ce cas, le transistor fonctionne en mode de saturation, il est soit bloqué, soit saturé (passant).

III.7.1. Régime d'amplification

Il existe de nombreux types d'amplificateurs utilisant des transistors bipolaires selon les caractéristiques et performances recherchées (type de signal à amplifier). Le choix d'un montage peut être dicté par la valeur recherchée pour un gain en tension, un gain en courant ou même les deux.

Pour notre exemple, on va se limiter à présenter le montage de la figure III.18, qui est relatif à l'amplificateur à émetteur commun, en spécifiant, la méthode d'étude basée sur la construction du schéma équivalent.

Il est supposé que le transistor soit polarisé dans la zone de fonctionnement linéaire. Les résistances R_1 et R_2 sont choisies de sorte que h_{11} soit très inférieur à leur résistance équivalente R_0 . On formule aussi que R_C est du même ordre de grandeur que h_{11} .

Le générateur v_e délivre une tension variant autour du potentiel 0 V.

Le condensateur de découplage C_I permet d'isoler le point de polarisation de la base du transistor de ce potentiel 0 V tout en se comportant comme un court-circuit pour la composante variable. Le condensateur C_E , quant à lui, permet de considérer l'émetteur du

transistor comme étant à la masse vis-à-vis des composantes variables tout en préservant son point de polarisation. L'émetteur est donc la référence commune entre l'entrée et la sortie, d'où le nom de montage à émetteur commun.




Figure III.18 : Montage d'amplification à base transistor bipolaire.

Le montage de la figure III.19, représente le schéma équivalent de ce montage en régime petit signaux. Les résistances de polarisation R_1 et R_2 sont associées en parallèle, elles sont remplacées par leurs résistances équivalente $R_0 = \frac{R_1 \cdot R_2}{R_1 + R_2}$.




Figure III.19 : Schéma équivalent du montage en régime de petits signaux.

On va déterminer le gain en tension et le gain en courant à partir du schéma équivalent, ainsi que les impédances d'entrée et de sortie. Ces quatre paramètres sont en général les caractéristiques fondamentales qui décrivent le fonctionnement de l'amplificateur.

Pour déterminer le gain en tension, on calcule successivement la tension v_s et la tension v_e en fonction du courant de base i_B .

A partir du schéma équivalent, la tension de sortie est :

$$v_s = R_C \cdot i_s = -R_C \cdot \beta \cdot i_B \quad (\text{III.6})$$

Par ailleurs, comme $R_0 \gg h_{11}$, i_B est très supérieur au courant circulant dans la résistance R_0 .

On a donc $i_B \approx i_e$,

$$\text{D'où :} \quad v_e = h_{11} \cdot i_B \quad (\text{III.7})$$

$$\text{Ainsi,} \quad G_V = \frac{v_s}{v_e} = \frac{-R_C \cdot \beta \cdot i_B}{h_{11} \cdot i_B} = -\frac{R_C \cdot \beta}{h_{11}} \quad (\text{III.8})$$

Comme R_C et h_{11} sont du même ordre de grandeur et que β est généralement élevé, le gain en tension est donc, la plupart du temps élevé : $G_V \gg 1$.

Le gain en courant se détermine aisément :

$$i_s = -\beta \cdot i_B \text{ et } i_e = i_B \Rightarrow G_A = \frac{i_s}{i_e} = -\beta \quad (\text{III.9})$$

Il est donc très élevé.

Comme $h_{11} \ll R_0$, l'impédance d'entrée a pour expression :

$$Z_e = \frac{v_e}{i_e} \approx \frac{h_{11} \cdot i_B}{i_B} = h_{11} \quad (\text{III.10})$$

Le dipôle formé par les bornes de sortie étant une source de courant parfaite, l'impédance de sortie de l'amplificateur est infinie.

En résumé, l'amplificateur à émetteur commun possède un grand gain en courant et un grand gain en tension. Il s'agit donc d'un amplificateur de puissance. Son impédance d'entrée correspond plus ou moins à h_{11} (de l'ordre du $k\Omega$) ; son impédance sortie est infinie.

III.7.2. Régime de commutation

La commutation est le passage de l'état bloqué à l'état saturé.

Le transistor se comporte comme un interrupteur ouvert ou fermé.

Ce régime de commutation peut être obtenu quand :


- Le courant de base est très faible cas où le transistor est bloqué (le courant ne parcourt plus le composant).
- Le courant de base est très intense cas où le transistor est saturé (un courant du collecteur passe vers l'émetteur).

Les transistors utilisés en commutation sont conçus pour que le temps de commutation soit le plus faible possible. Ce temps dépend de l'écoulement des porteurs en excès dans la base.

La puissance dissipée dans le transistor (eq. III.5) est toujours faible.

Pour comprendre ce régime, on peut prendre le cas du montage de la figure III.20, où le transistor est branché en Emetteur Commun.

Figure III.20 : Polarisation du transistor bipolaire par une résistance de base unique.



- **Etat bloqué**

A partir du montage de la figure III.20.

Pour $V_{BB} = 0$, $V_{BE} = 0$ et $I_B = 0$ (courant de base très faible – négligeable)

$$\Rightarrow I_C = \beta \cdot I_B = 0 \quad (\text{III.11})$$

La jonction CB est polarisée en inverse.

Il existe donc un faible courant de fuite I_{CE0} et la tension V_{CE} est égale à V_{CC} .

En pratique ce courant est négligé et on considère le transistor comme un circuit ouvert.

On dit que le transistor est bloqué (utilisation comme interrupteur ouvert).

- **Etat saturé**

Pour $V_{BB} > V_{Seuil}$ de la jonction PN, on a :

$$V_{BB} = R_B \cdot I_B + V_{BE} \quad (\text{III.12})$$

$$I_B = \frac{V_{BB} - V_{BE}}{R_B} \quad (\text{III.13})$$

Lorsque $V_{BB} \gg V_{BE}$, on peut négliger V_{BE} , d'où :

$$I_B = \frac{V_{BB}}{R_B} \Rightarrow I_C = \beta \cdot I_B = \beta \cdot \frac{V_{BB}}{R_B} \quad (\text{III.14})$$

Par ailleurs,

$$V_{CC} = R_C \cdot I_C + V_{CE} \quad (\text{III.15})$$

$$I_C = \frac{V_{CC} - V_{CE}}{R_C} = \beta \cdot \frac{V_{BB}}{R_B} \quad (\text{III.16})$$

Lorsque $V_{CE} = 0$

On a
$$I_C = \frac{V_{CC}}{R_C} = I_{Cmax} \quad (\text{III.17})$$

Dans ce cas
$$I_B = \frac{V_{BB}}{R_B} > \frac{I_{Cmax}}{\beta} \quad (\text{III.18})$$

Et la relation $I_C = \beta \cdot I_B$ n'est plus vérifiée

Le transistor est saturé avec $V_{CE} = V_{CEsat}$

Et
$$I_C \approx \frac{V_{CC}}{R_C} \quad (\text{III.19})$$

Si $\beta \cdot I_B \gg I_C$, le transistor est saturé (utilisation comme interrupteur fermé).

CHAPITRE IV

Les Transistors à Effet de Champ

Chapitre IV

Les transistors à effet de champ

Objectifs : (4 Semaines)

- **Transistor JFET**

- Description, JFET canal N, JFET canal P, symboles
- Principe de fonctionnement d'un JFET, régimes de fonctionnement d'un JFET, régime linéaire (ohmique), régime non linéaire, régime saturé
- Exemples d'utilisations : interrupteur analogique, résistance commandée par une tension

- **Transistor MOSFET**

- Description du MOSFET à appauvrissement canal N et P, MOSFET à enrichissement canal N et P, symboles
- Structure MOS, régime d'accumulation, régime de déplétion, régime d'inversion, principe de fonctionnement d'un MOSFET, MOSFET à appauvrissement, MOSFET à enrichissement, régimes de fonctionnement d'un MOSFET, régime linéaire (ohmique), régime non linéaire, régime saturé
- Exemples d'utilisations : inverseur logique CMOS, RAM dynamique

- **Transistor MOS à grille flottante**

- Description, principe d'utilisation
- Exemple d'application : Mémoires EPROM

IV.1. Introduction

Les transistors à effet de champ (TEC) ou Field Effect Transistor (FET) en anglais sont des transistors à semiconducteurs dont la technologie de fabrication diffère de celle du transistor bipolaire.

Comme pour les transistors bipolaires, ce sont des dispositifs à 3 électrodes ; Ils ont :

- Une électrode de commande appelé grille (G) ;
- Et deux électrodes entre lesquelles circule le courant principal, appelées source (S) et drain (D).

Contrairement aux transistors bipolaires, ils sont unipolaires car leur fonctionnement ne fait intervenir qu'un seul type de porteurs de charges qui sont les majoritaires dont la circulation entre la source et le drain s'effectue dans un canal que l'on peut élargir ou pincer par action électrostatique de la grille.

Leur fonctionnement est basé sur la modulation par un champ électrique transversal de courant qui traverse un semiconducteur.

Par rapport aux transistors bipolaires, ils présentent plusieurs particularités :

- Leur fabrication est plus simple et ils occupent une surface plus réduite ;
- Leur courant d'entrée extrêmement faible est le plus souvent négligeable ;
- Leur courant de sortie est commandé par la tension appliquée à l'entrée et non par un courant.

IV.2. Les différentes familles de TEC

En fonction du principe de fonctionnement, on peut distinguer entre deux types de transistor à effet de champ :

a. TEC à désertion

Dans ce cas, en l'absence de polarisation sur la grille, le canal est conducteur (Normally On). L'application d'une tension de polarisation sur la grille permet le pincement du canal, ce qui implique l'augmentation de la résistance entre la source et le drain.

b. TEC à enrichissement

Dans ce cas, en l'absence de polarisation sur la grille, le canal est fermé (Normally Off). L'application d'une tension de polarisation permet d'ouvrir le canal autorisant la circulation du courant entre la source et le drain.

Il existe de nombreuses technologies de réalisation de transistors unipolaires, dans ce chapitre, nous allons étudier trois catégories :

- Le TEC à jonction (JFET)
- Le MOSFET (Metal-Oxyde-Semiconducteur)
- Le MOS à grille flottante (FGMOS)

IV.3. Le TEC à Jonction (JFET)

IV.3.1. Structure et principe de fonctionnement

La commande du JFET s'effectue par l'intermédiaire d'une Jonction polarisée en inverse, d'où la première lettre "J". Dans ce chapitre, nous allons traiter un transistor dans lequel le canal est normalement conducteur. Ce canal est un semiconducteur dopé dans lequel passeront les charges entre les électrodes source et drain. L'application d'une tension sur l'électrode de commande (grille) permet de faire varier progressivement la possibilité de passage des charges entre la source et le drain.

Comme pour les transistors bipolaire NPN et PNP, il existe des transistors TEC à canal N et canal P.




Figure IV.1 : Symboles du transistor à effet de champ (TEC).

IV.3.2. Technologie de réalisation

Sur un substrat P^+ , on réalise par épitaxie une couche N dans laquelle on diffuse :

- Deux caissons N^+ (source et drain) ;
- Et un caisson P^+ (grille).

La région du semiconducteur située entre le substrat et la grille est extrêmement mince, on lui donne le nom de canal (voir figure IV.2). Le canal conducteur est limité par les 2 zones de charge d'espace des jonctions P^+N (deux jonctions).

En l'absence de tension sur la grille, ces deux ZCE ne se rejoignent pas, le transistor est "normalement ouvert", dans le cas contraire il est normalement fermé.




Figure IV.2 : Structure et branchement transistor à effet de champ (TEC).

IV.3.3. Caractéristiques du JFET

Soit le montage suivant utilisant un TEC à canal N :




Figure IV.3 : Montage du JFET.

- **Pour la Tension $V_{GS} = 0$**

En augmentant la tension V_{DS} , on obtient une caractéristique $I_D (V_{DS})$ comportant 2 parties :

a. Pour V_{DS} faible (quelques Volts)

Si V_{DS} est positive, les électrons libres majoritaires du canal vont se déplacer de la source vers le drain.

→ Ils se déplacent vers les potentiels croissants ;

→ Il en résulte dans le circuit de drain un courant I_D positif, (du drain vers la source).

Si V_{DS} reste faible, la résistance du canal reste constante puisqu'elle ne dépend que du dopage (N_D), de la longueur (L) et de la section du canal (S) selon la relation :

$$R = \rho \cdot \frac{L}{S} \quad (\text{IV.1})$$

$$\Rightarrow R = q \cdot N_D \cdot \mu_n \cdot \frac{L}{S} \quad (\text{IV.2})$$

On peut dire que le courant varie linéairement avec V_{DS} ;

C'est dans le domaine du régime **résistif (ohmique)**.

b. Lorsque la tension V_{DS} augmente positivement

Les jonctions grille-canal et substrat-canal sont polarisées en inverses ;

La zone de charge d'espace augmente avec la tension V_{DS} et en plus elle est déserte de porteurs majoritaires (e^-) ;

On peut dire qu'on a une diminution de la région du canal ;

Si V_{DS} augmente les deux zones de charges d'espace vont se rencontrer et à ce moment-là on peut dire qu'on a un pincement des 2 zones ;

Les e^- ne peuvent plus passer de la source vers le drain lors du pincement (tension de pincement V_P), le courant **I_D va devenir constant** ;

L'augmentation de la tension V_{DS} est compensée par la variation de la résistance du canal ;

En effet, le courant I_D tend à augmenter avec la tension V_{DS} d'une part, et tend à diminuer par l'effet de l'étranglement d'autre part, qui, étant de plus en plus accentué, freine le passage des électrons (La résistance croît avec la tension V_{DS}).

Si l'on continue à augmenter la tension V_{DS} , le courant I_D reste constant, et après une certaine valeur de V_{DS} , le courant I_D croît brusquement.

On dit qu'il y a **phénomène d'avalanche**.

- **Pour la Tension $V_{GS} < 0$**

Pour $V_{DS} = 0$, les deux jonctions sont déjà polarisées en inverses.

En portant la grille à un potentiel négatif par rapport à la source et en augmentant la tension V_{DS} , la région de pincement est atteinte pour une valeur du courant I_D beaucoup plus faible.

On obtient la même caractéristique avec I_D faible qu'avec celui où la grille n'était pas polarisée.

Ainsi, en rendant à chaque relevé la grille un peu plus négative par rapport à la source, la caractéristique de sortie aura l'allure suivante (figure IV.4) :




Figure IV.4 : Caractéristiques $I(V)$ typique du JFET et zones de fonctionnement.

Remarques :

- Le courant I_G au niveau de la grille est négligeable ($I_G \approx 0$).
- La jonction grille-canal se trouve polarisée en inverse $\Rightarrow I_G$ correspond au courant inverse de cette jonction.

IV.3.4. Exemples d'utilisation du JFET

IV.3.4.a. Interrupteur analogique

L'une des applications majeures du JFET est la commutation analogique. Dans ce cas, le transistor agit comme un interrupteur qui transmet ou bloque un petit signal alternatif. Pour obtenir ce mode de fonctionnement, la tension grille - source V_{GS} prend seulement deux valeurs : soit zéro, soit une valeur plus négative que $V_{GS(Off)}$.

De cette manière, le JFET opère soit en région ohmique, soit au blocage.

On peut avoir trois cas de figure de l'utilisation du JFET en interrupteur analogique : en shunt, en série et en hacheur.

- **Interrupteur shunt**

Sur la figure IV.5 est représenté un interrupteur shunt à JFET avec son circuit équivalent. Le transistor JFET est soit conducteur, soit isolant, selon que la tension V_{GS} est haute ou basse. Quand elle est au niveau haut (0 V), le transistor opère dans la région ohmique ; quand elle est au niveau bas ($V_{GS(Off)}$), il se situe au blocage.




Figure IV.5 : Interrupteur analogique à JFET de type shunt avec son circuit équivalent.

En fonctionnement normal, la tension alternative d'entrée doit être un faible signal, habituellement inférieur à 100 mV. Ce petit signal garantit que le JFET reste en région ohmique quand la tension d'entrée atteint sa crête supérieure. Aussi, la résistance de drain R_D est beaucoup plus grande que R_{DS} , la résistance ohmique du JFET, pour permettre une forte saturation :

$$R_D \gg R_{DS}$$

Quand V_{GS} est au niveau haut, le JFET fonctionne dans la région ohmique et l'interrupteur est fermé. Puisque R_{DS} est beaucoup plus faible que R_D , la tension v_{out} est bien plus faible que la tension v_{in} .

Quand V_{GS} est au niveau bas, le JFET est bloqué, l'interrupteur est ouvert. Dans ce cas, $v_{out} = v_{in}$. Donc le JFET en interrupteur shunt transmet ou bloque un signal alternatif.

- **Interrupteur série**

La figure IV.6 montre un interrupteur série, ainsi que son schéma équivalent. Quand la tension V_{GS} est au niveau haut, l'interrupteur est fermé et le JFET est équivalent à une résistance R_{DS} . Dans ces conditions la sortie est approximativement égale à l'entrée. Quand V_{GS} est au niveau bas, le JFET est ouvert et la tension de sortie est approximativement nulle.




Figure IV.6 : Interrupteur analogique à JFET de type série avec son circuit équivalent.

Le rapport on-off (marche-arrêt) d'un interrupteur se définit par la tension de sortie maximale divisée par la tension de sortie minimale :

$$\text{Rapport on-off} = \frac{v_{out(max)}}{v_{out(min)}} \quad (\text{IV.3})$$

Quand un rapport on-off est nécessaire, l'interrupteur série est préférable car son rapport marche-arrêt est supérieur à celui de l'interrupteur shunt.

- **Interrupteur hacheur**

La tension grille est un signal rectangulaire permanent qui fait basculer continuellement le JFET entre l'état passant et l'état bloqué. Le signal d'entrée est une tension rectangulaire d'amplitude V_{DC} . Cette forme de signal sur la grille entraîne une tension de sortie hachée, comme on le voit sur la figure IV.7.




Figure IV.7 : Interrupteur analogique à JFET de type hacheur.

IV.3.4.b. Résistance commandée par une tension

On peut utiliser le transistor JFET dans des montages potentiométriques (diviseur de tension), mettant en jeu la résistance du canal R_{DS} et une résistance additionnelle R . Dans ce cas, la résistance du canal de ce composant peut être modifiée si on fait varier la tension V_{GS} dans la zone ohmique.




Figure IV.8 : Montage en résistance commandée du transistor JFET.

On peut appliquer la tension V_C directement sur la grille, mais en rajoutant le réseau r-r-C reliant le drain à la grille de commande (voir figure IV.8), on améliore la linéarité ; notamment pour des tensions V_E , donc V_S négatives : en effet, la jonction grille-canal est polarisée en direct, et dans ce cas le JFET ne travaille pas convenablement.

En appliquant sur la grille la moitié de la tension alternative présente sur le drain, on améliore sensiblement la linéarité et la tension maximale d'utilisation du JFET en résistance commandée. Cette tension maximale demeure faible (quelques dizaines à quelques centaines de mV).

IV.4. Le MOSFET (Métal Oxyde Semiconducteur)

IV.4.1. Structure et description

Le transistor Métal Oxyde Semiconducteur (MOSFET pour *Metal Oxide Semiconductor Field Effect Transistor*) est très répandu dans les circuits intégrés, aux dépens du transistor bipolaire, pour des raisons de consommation. Sa commande est réalisée à l'aide d'une électrode métallique isolée.

Il existe sous deux formes, à enrichissement ou à désertion.

IV.4.1.a. MOSFET à enrichissement

En polarisant la grille positivement, on permet aux électrons de s'accumuler sous la grille contre l'interface Semiconducteur-Oxyde constituant un canal d'inversion reliant source et drain.

Le canal est normalement fermé (Normally Off), il faut polariser la grille au-delà d'une tension V_T (de seuil) pour ouvrir le canal (voir figure IV.9).




Figure IV.9 : Structure et symboles du MOSFET à enrichissement.

IV.4.1.b. MOSFET à désertion (appauvrissement)

Le canal est normalement ouvert (Normally On), en l'absence de tension V_{GS} , nous constatons un courant I_D et peut être pincé en appliquant une polarisation de grille négative (voir figure IV.10).




Figure IV.10 : Structure et symboles du MOSFET à appauvrissement.

En effet, le canal constitué par une mince zone de matériau N située sous la grille, est conducteur en l'absence de tension V_{GS} .

Si on applique une **tension négative** sur la grille, les électrons libres de la zone du canal seront repoussés, par le champ électrique, dans le substrat, ce qui a pour conséquence la diminution de I_D .

Si on augmente la tension V_{GS} , le courant I_D s'annule.

Là encore, il semble que la conductibilité du matériau s'inverse, par appauvrissement (désertion) des porteurs majoritaires.

Si en l'absence de tension V_{GS} , on fait en sorte que le courant I_D soit maintenu à une valeur moyenne, en appliquant sur la grille une **tension V_{GS} positive**, les électrons du substrat (porteurs minoritaires) vont venir renforcer la conductibilité de la fine couche de matériau N et le courant I_D va devenir plus important.

On réalise donc avec cette technique des transistors MOS fonctionnant selon les deux modes à Enrichissement et à Appauvrissement.

Ce fonctionnement est rendu possible à cause de la **couche isolante d'oxyde** qui sépare la grille du canal.

IV.4.2. Différents régimes de fonctionnement

Les caractéristiques du transistor MOSFET sont semblables à celles des JFET puisque les fonctionnements sont analogues ; en particulier, le canal pouvant également se pincer, le courant I_{DS} est alors quasiment indépendant de V_{DS} . Seules les valeurs de V_{GS} changent, puisqu'elles peuvent prendre des valeurs positives. Sur la figure IV.11, on distingue les zones de pincement, ohmique et de blocage ainsi que les zones d'utilisation des transistors MOS à enrichissement et à appauvrissement.




Figure IV.11 : Caractéristiques du transistor MOS à enrichissement et appauvrissement.

Ces transistors possèdent une impédance d'entrée très élevée (due à l'isolement de la grille). La résistance en conduction (R_{ON}) est faible (quelques dizaines d'ohms) et leur résistance à l'état bloqué, très élevée (plusieurs mégohms).

Le circuit de commande ou d'entrée (grille) est bien séparé du circuit de sortie et les deux états, bloqué ou conducteur, sont très nettement différenciés. Ces caractéristiques permettent, entre autres, de les utiliser dans les circuits logiques (processeurs d'ordinateurs).

IV.4.3. Exemples d'utilisation du MOSFET

IV.4.3.a. Inverseur logique CMOS

La technologie CMOS (Complementary Metal Oxide Semiconductor) est réalisée à partir de transistors à effet de champ de type MOS.

L'exemple le plus simple pour expliquer le fonctionnement de ce type de circuit est l'inverseur logique CMOS qui est relatif à la fonction logique NON.

Pour être réalisé à l'aide de transistor MOS, l'inverseur CMOS doit utiliser des dispositifs à canaux complémentaires (de là provient la notation de Complementary MOS), c'est-à-dire qu'il est composé de deux transistors, un à canal N et l'autre à canal P, comme illustré sur le schéma de principe de la figure IV.12.

Dans ce cas, les deux transistors sont à enrichissement. Leurs tensions de seuil sont respectivement V_{TN} pour le canal N et V_{TP} pour le canal P. On note que les substrats respectifs des deux transistors sont reliés, le premier à la masse le second au potentiel V_{DD} .




Figure IV.12 : Schéma d'un inverseur CMOS.

Si on applique à l'entrée un niveau haut (1 logique), le transistor N est conducteur et le transistor P est bloqué. On place ainsi la sortie au potentiel V_{SS} (à la masse) c'est-à-dire au niveau bas (0 logique).

Inversement, quand on met l'entrée à l'état bas (0 logique), le transistor P est passant et le transistor N est bloqué. La sortie est donc à l'état haut (1 logique).

Ce fonctionnement est bien celui d'un inverseur logique, on peut de la même manière réaliser les différentes portes logiques (AND, OR, etc.).

IV.4.3.b. RAM statique et dynamique

Pour stocker un grand nombre de bits sur une puce mémoire, il est impératif que la taille des cellules de stockage soit réduite le plus possible.

Pour le cas de mémoire à accès aléatoire (RAM), il existe essentiellement deux types de cellules MOS RAM : statiques et dynamique.

- La RAM statique (appelée SRAM) utilise des bascules statiques en tant que cellule de stockage, et sont les mémoires vives les plus rapides.
- La RAM dynamique (appelée DRAM) réalise le stockage des données binaires à l'aide des condensateurs, ce qui permet un espace plus réduit.

Il faut noter que les SRAM et les DRAM sont des mémoires volatiles, c'est-à-dire qu'elles ont besoin de la présence continue d'une source d'alimentation.

- Cellule de mémoire statique SRAM

La figure IV.13 représente une cellule de mémoire statique classique dans la technologie CMOS. Elle est constituée d'une bascule comprenant 2 inverseurs à couplage transversal (circuit qui mémorise un bit) et 2 transistors d'accès, Q_5 et Q_6 qui servent de système de lecture ou d'écriture.




Figure IV.13 : Cellule de mémoire SRAM CMOS.

Les transistors d'accès seront en conduction lorsque la ligne de mots WL (*Word Line*) est sélectionnée et sa tension est V_{DD} et relie la bascule à la ligne de colonne BL (*Bit Line*) ou à la ligne de colonne complémentaire \bar{BL} .

Les transistors d'accès agissent comme des portes de transmission permettant la circulation bidirectionnelle du courant entre la bascule et les lignes BL et \bar{BL} .

Ce circuit est connu sous le nom de cellule à 06 transistors ou cellule 6 T.

Ainsi, la cellule mémoire est sélectionnée par l'adresse du mot WL et par le bit du mot BL . La valeur mémorisée est Q qui vaut 1 si son potentiel est supérieur à 0 et égal à 0 si son potentiel est à 0. Notons que l'autre sortie \bar{Q} est toujours opposée à Q .

- Cellule de mémoire dynamique DRAM

Sur la figure IV.14 est présentée une cellule de stockage DRAM considérée comme le standard de l'industrie. Cette cellule est appelée cellule à transistor unique.

Elle est constituée d'un seul transistor MOSFET à canal n, appelé transistor d'accès, et d'une capacité de stockage C_s .

En termes de taille, les mémoires dynamiques sont généralement quatre fois plus denses que leurs correspondants statiques.




Figure IV.14 : Cellule de mémoire dynamique DRAM à transistor unique.

La grille du transistor est connectée à la ligne de mots, et sa source (drain) est reliée à ligne de bits.

La cellule DRAM emmagasine son bit d'information sous forme de charge sur la capacitance C_s .

Lorsque la cellule doit mémoriser un « 1 » logique, la capacitance est chargée ;

Pour ce faire, la donnée à écrire est imposée sur la ligne BL ($BL=1$), la ligne WL est alors activée ($WL=1$), le transistor NMOS devient passant et C_S se charge à "1" ($V_{DD}-V_t$). Lorsque WL est inactif ($WL=0$), le condensateur de stockage C_S conserve le "1" ($V_{DD}-V_t$) pendant quelques millisecondes avant de se décharger inéluctablement à cause des courants de fuite.

Si on doit stocker un "0" logique, la capacitance est déchargée à zéro volt ; pour cela, on impose "0" sur BL , on active WL , ce qui a pour effet de décharger C_S . Ensuite, l'information "0" reste une fois WL désactivé. La capacité C_S conserve le "0" (0 V) pendant quelques millisecondes.


Notons qu'en raison des effets de fuite, la charge de la capacitance diminuera lentement et la cellule doit être périodiquement rafraîchie (toutes les 5 à 10 ms).

A titre indicatif, sur la figure IV.15 est représentée le schéma de principe d'une RAM dynamique de 64 bits. Sur ce schéma, on a une matrice de $8 \times 8 = 64$ bits (cellules mémoires) commandée par une adresse à 6 bits ($2^6 = 64$).

L'adresse du bit est divisée en 2 : ($A_0A_1A_2$) et ($A_3A_4A_5$), l'une commandant le décodeur de ligne et l'autre le décodeur de colonne.

A l'intersection des deux, un circuit "ET" commande le bit choisi.

En réalité, dans une puce actuels la matrice ne comprend pas 64 bits mais par exemple 1Gb soit 1 milliard de bits. L'adresse a alors 30 bits dont 15 attaqueront le décodeur de colonnes 2^{15} soit 32768 colonnes, et les 15 autres 32768 lignes.



IV.5. Le MOS à grille flottante (FGMOS)

IV.5.1. Structure et principe de fonctionnement

Le transistor à grille flottante en anglais Floating Gate MOSFET (FGMOS), est un type de transistor MOS, il peut être fabriqué en isolant électriquement la grille d'un transistor MOS standard, de sorte qu'il n'y ait pas de connexions résistives à sa grille. Sa section transversale et symbole de circuit sont représentés ci-dessous.




Figure IV.16 : Coupe transversale du transistor MOS à grille flottante (a) et symbole (b).

En général, le transistor à grille flottante est de type enrichi à canal n prévu avec 2 grilles en silicium polycristallin.

Une des grilles, appelée grille de sélection ou de commande, présente des fonctions similaires à celles de la grille d'un transistor MOSFET à enrichissement.

L'autre grille, n'est pas connectée électriquement à une autre partie du circuit. Elle est laissée flottante raison pour laquelle il est convenu de l'appeler grille flottante.

Si on applique une tension élevée entre la grille de commande et l'un de ses terminaux, les charges du courant induit sont attirées sur la grille flottante. Une fois celle-ci est chargée, il n'est plus possible de créer un canal sous la grille et les deux terminaux sont effectivement isolés électriquement. Dans ce cas le transistor à grille flottante est désactivé.

Cette spécificité du transistor MOS à grille flottante le rend capable de retenir une charge électrique pendant de très longues périodes, ce qui permet son utilisation comme élément de stockage numérique dans les technologies EPROM, EEPROM et mémoire flash.

La cellule de mémoire utilisant des transistors pareils est connue sous le nom de cellule à grilles empilées.

IV.5.2. Exemple d'application (Mémoires EPROM)

Une mémoire à lecture seule (mémoire morte) ou ROM (Read-Only Memory), contient des ensembles de données fixes qui sont stockées au moment de la fabrication de la puce et ne peuvent pas être modifiés par l'utilisateur.

Par contre, une ROM programmable-effaçable, ou EPROM (Erasable Programmable Read-Only Memory), est une ROM qui peut être effacée et reprogrammée autant de fois que l'utilisateur le souhaite.

Il est donc le type le plus polyvalent de la mémoire à lecture seule.

Il convient de noter, cependant, que le processus d'effacement et la reprogrammation sont des processus chronophages (prennent beaucoup de temps) et sont réalisés que très rarement.

Le fonctionnement du transistor à grille flottante dans une EPROM est comme suit :

Avant que la cellule ne soit programmée, il n'existe pas de charges électriques sur la grille flottante et le dispositif fonctionne comme un MOSFET à enrichissement à canal n.

Cet état du transistor est connu sous le nom de l'état non programmé.

Il est l'un des deux états dans lesquels le transistor à grille flottante peut exister.

Supposons arbitrairement l'état non programmé comme celui avec « 1 » logique stocké en mémoire.

Pour programmer le transistor à grille flottante, une tension élevée (16 à 20 V) est appliquée entre le drain et la source.

Simultanément, une tension élevée (environ 25 V) est appliquée à sa grille de sélection.

En l'absence de toute charge électrique sur la grille flottante, le transistor se comporte comme un MOSFET à enrichissement à canal n normal (voir figure IV.17).

Une couche d'inversion du type n (canal) est créée à la surface de la plaquette de silicium en tant que résultat de l'application de tension positive élevée à la grille de sélection.

En raison de la tension positive importante au niveau du drain, le canal prend une forme conique.




Figure IV.17 : MOSFET à grille flottante lors de la programmation.

La tension drain-source accélère les e^- à travers le canal.

Comme ces e^- atteignent le drain à la fin du canal, ils acquièrent une énergie cinétique élevée et sont considérés comme des e^- chauds.

La tension positive élevée appliquée à la grille de sélection (supérieure à la tension de drain) établit un champ électrique à l'intérieur de la couche d'oxyde isolant.

Ce champ électrique attire les e^- chauds et les accélère (à travers la couche très fine d'oxyde) vers la grille flottante.

De cette façon, la grille flottante est chargée, et la charge qui s'accumule sur elle se retrouve piégée.

Ce processus de chargement de la grille flottante est auto limitative.

La charge négative qui s'accumule sur la grille flottante réduit l'intensité du champ électrique dans l'oxyde au point qu'il devient incapable d'accélérer éventuellement plus d' e^- chauds.

La charge négative piégée (accumulée) sur la grille flottante fait que les e^- sont repoussés à partir de la surface du substrat.

Ceci implique que, pour former un canal, la tension positive (+) qui doit être appliquée à la grille de sélection devra être plus élevée que celle requise lorsque la grille flottante n'était pas encore chargée.

En d'autres termes, la tension de seuil V_T du transistor programmé sera plus élevée que celle du transistor non programmé.

Dans cet état, connu sous le nom de l'état programmé, on dit que la cellule va stocker un « 0 » logique.

Bien qu'un transistor programmé (celui qui garde 0 logique) ne soit pas passant, un dispositif non programmé (celui qui garde 1 logique) est passant (voir figure IV.18).




Figure IV.18 : FGMOSFET non programmé (1 logique) et programmé (0 logique).

Pour ramener le FGMOSFET dans son état non programmé, la charge emmagasinée sur la grille flottante doit être repoussée vers le substrat.

Ce procédé d'effacement peut être accompli en exposant la cellule à la lumière ultraviolette d'une longueur d'onde précise (2537 Å) pendant une durée spécifiée, ce qui va dissiper la charge accumulée sur les grilles flottantes et réactive les transistors.

La lumière ultraviolette communique l'énergie des photons en quantité suffisante pour que les e^- piégés puissent surmonter la barrière d'énergie inhérente, et donc être transportés à travers l'oxyde vers le substrat.

Pour effectuer ce processus d'effacement, le package d'EPROM (circuit intégré de l'EPROM) contient une fenêtre de quartz.

Finalement, il convient de noter que le dispositif est extrêmement fiable dans le temps et peut être effacé et programmé plusieurs fois.

Remarque : La EEPROM (PROM Effaçable Electriquement) est une mémoire ROM programmable plus polyvalente.

Comme son nom l'indique, elle peut être effacée et reprogrammée électriquement sans la nécessité d'une exposition à la lumière ultraviolette.

Une classe importante de mémoires EEPROM qui utilisent une variante de grille flottante, y compris la mise en œuvre d'un bloc d'effacement, est appelée la classe des **mémoires flash**.

Bibliographie

Bibliographie

- [1] Bonnaud, O. (2006). Composants à Semiconducteurs : De la physique du solide aux transistors. Ellipses.
- [2] Colinge, J.-P., & Wiele, F. V. de. (1996). Physique des dispositifs semi-conducteurs. De Boeck.
- [3] Encinas, J. (1993, décembre 1). Diodes et transistors bipolaires discrets. Techniques de l'Ingénieur ref. article : e 2465. <https://www.techniques-ingenieur.fr/base-documentaire/archives-th12/archives-electronique-tiaea/archive-2/diodes-et-transistors-bipolaires-discrets-e2465/>
- [4] Kittel, C. (1998). Physique de l'état solide (7ème édition). Dunod.
- [5] Lévy, F. (1995). Physique et technologie des semi-conducteurs : Traité des matériaux - Volume 18. PPUR presses polytechniques.
- [6] Malvino, A. P., & Bates, D. J. (2016). Principes d'électronique - Cours et exercices corrigés : Cours et exercices corrigés (8e édition). Dunod.
- [7] Mathieu, H., & Fanet, H. (2009). Physique des semiconducteurs et des composants électroniques (6ème édition). Dunod. <https://www.dunod.com/sciences-techniques/physique-semiconducteurs-et-composants-electroniques-cours-et-exercices>
- [8] Mirabel, J. M., Regnier, A., Bouchakour, R., Laffont, R., & Masson, P. (2005). Transistor mos a grille flottante, a double grille de controle (Patent No FR2871940A1). <https://patents.google.com/patent/FR2871940A1/fr>
- [9] Ngô, C., & Ngô, H. (2012). Physique des semi-conducteurs (4e édition). Dunod.
- [10] Savelli, M., Gasquet, D., & Orsal, B. (1996). Physique des dispositifs électroniques. In Techniques de l'ingénieur Électronique: Vol. base documentaire : TIP350WEB. (Numéro ref. article : e1100). Editions T.I. <https://doi.org/10.51257/a-v1-e1100>
- [11] Sedra, A. S., Smith, K. C., Dancila, D., & Dancila, M. (2016). Circuits microélectroniques (1er édition). De Boeck Sup.
- [12] Sze, S. M., & Lee, M.-K. (2016). Semiconductor Devices : Physics and Technology (3rd edition). Wiley.

- [13] Sze, S. M., Li, Y., & Ng, K. K. (2021). *Physics of Semiconductor Devices* (4th edition). Wiley.
- [14] Vapaille, A. (1989). Résistivité des semi-conducteurs. Caractérisation et propriétés de la matière. <https://doi.org/10.51257/a-v1-k720>
- [15] Vapaille, A., & Castagné, R. (1987). *Dispositifs et circuits intégrés semi-conducteurs : Physique et technologie*. Dunod.
- [16] Wang, S., He, C., Tang, J., Lu, X., Shen, C., Yu, H., Du, L., Li, J., Yang, R., Shi, D., & Zhang, G. (2019). New Floating Gate Memory with Excellent Retention Characteristics. *Advanced Electronic Materials*, 5(4), 1800726. <https://doi.org/10.1002/aelm.201800726>
- [17] Granjon, Y., Estibals, B., Weber, S. (2023). *Le cours d'électronique : 120 fiches de cours, QCM et exercices corrigés* (3ème édition). Dunod.
- [18] Pérez, J.-P., Lagoute, C., Fourniols, J.-Y., Bouhours, S. (2012). *Électronique Fondements et Applications : Avec 250 exercices et problèmes résolus* (2e édition). Dunod.
- [19] Böer, Karl W., Pohl, Udo W. (2023). *Semiconductor Physics* (2nd edition). Springer International Publishing. <https://doi.org/10.1007/978-3-031-18286-0>
- [20] Hamaguchi, C. (2023). *Basic Semiconductor Physics* (4th edition). Springer International Publishing. <https://doi.org/10.1007/978-3-031-25511-3>

Annexes

Annexe de l'arrêté n°346 du 08 MARS 2022

**Fixant le programme des enseignements en vue de l'obtention du diplôme de Licence dans
le domaine «Sciences et Technologies» filière « Electronique»
Spécialité « Electronique»**

Annexe I :**Semestre 4 :**

Unités d'enseignement	Intitulés des matières	Crédits	Coefficients	Volume horaire Hebdomadaire			VHS (15 semaines)	Autre*	Mode d'évaluation	
				Cours	TD	TP			CC*	Examen
UE Fondamentale Code : UEF 2.2.1 Crédits : 10 Coefficients : 5	Electronique fondamentale 2	6	3	3h00	1h30	-	67h30	82h30	40%	60%
	Logique combinatoire et séquentielle	4	2	1h30	1h30	-	45h00	55h00	40%	60%
UE Fondamentale Code : UEF 2.2.2 Crédits : 8 Coefficients : 4	Méthodes numériques	4	2	1h30	1h30	-	45h00	55h00	40%	60%
	Théorie du signal	4	2	1h30	1h30	-	45h00	55h00	40%	60%
UE Méthodologique Code : UEM 2.2 Crédits : 9 Coefficients : 5	Mesures électriques et électroniques	3	2	1h30	-	1h30	37h30	37h30	40%	60%
	TP Electronique fondamentale 2	2	1	-	-	1h30	22h30	27h30	100%	-
	TP Logique combinatoire et séquentielle	2	1	-	-	1h30	22h30	27h30	100%	-
	TP Méthodes numériques	2	1	-	-	1h30	22h30	27h30	100%	-
UE Découverte Code : UED 2.2 Crédits : 2 Coefficients : 2	Technologies des composants électroniques 1	1	1	1h30	-	-	22h30	2h30	-	100%
	Eléments de physique des composants électroniques	1	1	1h30	-	-	22h30	2h30	-	100%
UE Transversale Code : UET 2.2 Crédits : 1 Coefficients : 1	Techniques d'expression, d'information et de communication	1	1	1h30	-	-	22h30	2h30	-	100%
Total Semestre 4		30	17	13h30	6h00	5h30	375h00	375h00		

Autre* = Travail complémentaire en consultation semestrielle ; CC = Contrôle continu.

Annexe II : Contenu détaillé de la matière selon le canevas de la Licence d'Electronique (2018/2019)

Semestre : 4

Unité d'enseignement : UED 2.2

Matière 2 : Eléments de Physique des composants électroniques

VHS : 22h30 (Cours : 1h30)

Crédits : 1

Coefficient : 1

Objectifs de l'enseignement :

Faire acquérir à l'étudiant les notions de base permettant de comprendre la physique des semi-conducteurs et enfin le fonctionnement des composants à base de semi-conducteurs.

Connaissances préalables recommandées :

Notions de base sur la physique de l'atome.

Contenu de la matière :

Le nombre de semaines affichées sont indiquées à titre indicatif. Le responsable du cours n'est pas tenu de respecter rigoureusement ce dimensionnement ou bien l'agencement des chapitres. Veiller autant que faire se peut d'aller à l'essentiel des phénomènes sans trop s'étendre sur les détails.

Chapitre 1. Notions de physique des semi-conducteurs (4 Semaines)

Définitions, conducteur, isolant et semi-conducteur par rapport à la conductivité (résistivité), définitions par rapport aux bandes d'énergies, les matériaux semi-conducteurs, structure cristalline des semi-conducteurs, semi-conducteur intrinsèque, conduction d'un semi-conducteur intrinsèque, notion de trou, recombinaison, concentration intrinsèque, semi-conducteur extrinsèque, semi-conducteur de type N, semi-conducteur de type P, position des niveaux E_d et E_a , Notion de Gap, gap direct, gap indirect, phénomènes de conduction et de diffusion dans les semi-conducteurs, conduction par électron ou par trou, mobilité des porteurs de charge, courant de conduction, conductivité, résistivité, courant de diffusion, relation d'Einstein.

Chapitre 2. Jonction PN (4 Semaines)

La jonction PN non polarisée (à l'équilibre), formation de la zone de charge d'espace, barrière de potentiel, caractéristiques de la zone de charge d'espace (répartition du champ électrique, répartition du potentiel, tension de diffusion, épaisseur de la zone de charge d'espace), la jonction PN polarisée, effets d'une polarisation positive, effets d'une polarisation négative, capacité de jonction, caractéristiques courant-tension d'une jonction PN, Exemples d'utilisation : diode redresseuse, diode tunnel, diode Zener, diode à capacité variable, diode Schottky.

Chapitre 3. Transistor bipolaire (3 Semaines)

Description, structure NPN, structure PNP, symboles, principe de fonctionnement d'un transistor bipolaire, effet transistor, conditions d'observation de l'effet transistor, régimes de fonctionnement d'un transistor bipolaire, régime normal direct, régime normal inverse, régime saturé, régime bloqué, Exemples d'utilisations : transistors bipolaires en régime d'amplification et en régime de commutation.

Chapitre 4. Transistors à effet de champ (4 Semaines)

- **Transistor JFET**, description, JFET canal N, JFET canal P, symboles, principe de fonctionnement d'un JFET, régimes de fonctionnement d'un JFET, régime linéaire (ohmique), régime non linéaire, régime saturé, Exemples d'utilisations : interrupteur analogique, résistance commandée par une tension.

- **Transistor MOSFET**, description, MOSFET à appauvrissement canal N et P, MOSFET à enrichissement canal N et P, symboles, structure MOS, régime d'accumulation, régime de déplétion, régime d'inversion, principe de fonctionnement d'un MOSFET, MOSFET à appauvrissement, MOSFET à enrichissement, régimes de fonctionnement d'un MOSFET, régime linéaire (ohmique), régime non linéaire, régime saturé, Exemples d'utilisations : inverseur logique CMOS, RAM dynamique.

- **Transistor MOS à grille flottante**, Description, Principe d'utilisation, Exemple d'application : Mémoires EPROM.

Mode d'évaluation :

Examen final : 100 %.

Références bibliographiques:

1. H. Mathieu, « Physique des semiconducteurs et des composants électroniques », 6^e édition, Dunod, 2009.
2. M. Mebarki, « Physique des semiconducteurs », OPU, Alger, 1993.
3. C. Ngô et H. Ngô, « Physique des semi-conducteurs », 4^e édition, Dunod.
4. J. Singh, "Semiconductors Devices: An Introduction", McGraw Hill, 1994.
5. D.A. Neamen, "Semiconductor Physics and Devices: Basic Principles", McGraw Hill, 2003.
6. McMurry and Fay, "Chemistry; Prentice Hall", 4th edition, 2003.

Annexe III : Relation entre le courant de conduction J_c et la loi d'Ohm

La loi d'Ohm s'écrit usuellement

$$U = R \cdot I$$

Or la résistance est

$$R = \rho \cdot \frac{L}{S}$$

Par suite

$$U = \rho \cdot \frac{L}{S} \cdot I$$

En observant que

$$E = \frac{U}{L}, \quad J = \frac{I}{S}, \quad \rho = \sigma^{-1}$$

On retrouve

$$\vec{J}_c = \sigma \cdot \vec{E}$$

Annexe IV : Démonstration de la relation d'Einstein

A l'équilibre $J_n = 0$ Avec $n = N_C \cdot \exp - \left(\frac{E_C - E_F}{kT} \right)$

$$\frac{\partial n}{\partial x} = \frac{\partial}{\partial x} \left[N_C \cdot \exp - \left(\frac{E_C - E_F}{kT} \right) \right] = N_C \cdot \frac{1}{kT} \left[\frac{\partial E_F}{\partial x} - \frac{\partial E_C}{\partial x} \right] \cdot \exp - \left(\frac{E_C - E_F}{kT} \right)$$

$$\Rightarrow \frac{\partial n}{\partial x} = \frac{n}{kT} \cdot \left[\frac{\partial E_F}{\partial x} - \frac{\partial E_C}{\partial x} \right]$$

Comme E_F est constante

$$\frac{\partial n}{\partial x} = \frac{-n}{kT} \cdot \frac{\partial E_C}{\partial x} = \frac{-n}{kT} \cdot \frac{\partial(-qV)}{\partial x}$$

$$\Rightarrow \left\{ \begin{array}{l} \frac{\partial n}{\partial x} = \frac{-q}{kT} \cdot n \cdot \frac{\partial(-V)}{\partial x} \\ E = -\text{grad}V \end{array} \right\} \Rightarrow \frac{\partial n}{\partial x} = \frac{-q}{kT} \cdot n E$$

$$J_n = qn\mu_n E - \frac{q^2}{kT} D_n \cdot n E = 0 \Rightarrow \mu_n = \frac{q}{kT} D_n$$

D'où la relation d'Einstein :

$$\frac{D_n}{\mu_n} = \frac{D_p}{\mu_p} = \frac{kT}{q}$$

A 300 K, $\frac{kT}{q} = 26 \text{ mV}$.

Annexe V : Expression du champ électrique (interne) dans la ZCE

Sachant que :

Région P ($-x_p < x < 0$)

$$\frac{dE}{dx} = -\frac{qN_A}{\varepsilon_0\varepsilon_r}$$

$$\Rightarrow E(x) = -\frac{qN_A}{\varepsilon_0\varepsilon_r}x + B$$

Région N ($0 < x < x_n$)

$$\frac{dE}{dx} = +\frac{qN_D}{\varepsilon_0\varepsilon_r}$$

$$\Rightarrow E(x) = +\frac{qN_D}{\varepsilon_0\varepsilon_r}x + C$$

Aux conditions aux limites

$$\Rightarrow E(-x_p) = 0 \Rightarrow B = -\frac{qN_A}{\varepsilon_0\varepsilon_r}x_p$$

$$\Rightarrow E(x) = -\frac{qN_A}{\varepsilon_0\varepsilon_r}(x + x_p)$$

$$\Rightarrow E(x_n) = 0 \Rightarrow C = -\frac{qN_D}{\varepsilon_0\varepsilon_r}x_n$$

$$\Rightarrow E(x) = +\frac{qN_D}{\varepsilon_0\varepsilon_r}(x - x_n)$$

Annexe VI : Claquage de la jonction PN

- L'effet Zener ne se produit que si le champ électrique externe dans la ZCE devient supérieur à quelques 10^6 V/cm (pour le Si).


Le champ électrique devient alors capable de briser des liaisons de valence entre atomes de Silicium libérant un électron et un trou qui sont immédiatement balayés par le champ électrique, ce qui provoque une augmentation du courant inverse ; Les électrons associés à ces paires sont émis à travers la zone de déplétion, de la bande de valence vers la bande de conduction, sans modification d'énergie, d'où le terme d'effet tunnel ; une telle situation se rencontre seulement dans les jonctions dopées à plus de 10^{18} cm⁻³ de part et d'autre (jonction P⁺N⁺) où la zone de charge d'espace est très étroite ($W \approx 500$ Å) diminuant ainsi la longueur du « tunnel ».

- L'effet avalanche est différent, le cristal est moins dopé, la tension inverse est plus importante et la largeur de la barrière de potentiel est plus large.

Lorsque le champ électrique externe atteint approximativement la même valeur que pour l'effet Zener, quelques électrons deviennent libres dans la zone de transition et sont accélérés par le champ. Mais la barrière de potentiel est trop large pour permettre à l'électron de se recombiner dans la zone P et la lacune d'atteindre la zone N.

Il se produit alors des collisions avec les atomes voisins et la libération d'autres électrons et d'autres lacunes. Plusieurs collisions sont nécessaires avant que les porteurs atteignent les limites de la barrière de potentiel et puissent se recombiner.

Cette multiplication des porteurs peut être comparée à une avalanche qui prend rapidement de l'importance. La zone de déplétion s'ionise et devient conductrice brutalement.



Multiplication des porteurs par avalanche.